模块一 EDA技术基础知识 3
任务1 了解EDA技术 3
1.1 什么是EDA技术 3
1.1.1 案例引入 3
1.1.2 分析说明 5
1.1.3 EDA技术的重要性 6
1.2 EDA技术的知识体系 6
1.2.1 可编程逻辑器件 7
1.2.2 硬件描述语言HDL 7
1.2.3 EDA工具软件 8
1.3 EDA技术的特点和发展趋势 9
1.3.1 EDA技术的主要特点 9
1.3.2 EDA技术的发展趋势 11
1.4 小结 13
1.5 思考题 13
任务2 了解EDA技术的设计载体——可编程逻辑器件 14
2.1 可编程逻辑器件概述 14
2.1.1 可编程逻辑器件的发展历程 14
2.1.2 可编程逻辑器件的分类 15
2.1.3 基本结构和编程原理 16
2.1.4 PLD逻辑符号的画法和约定 17
2.2 简单PLD 18
2.2.1 PAL 18
2.2.2 GAL 20
2.3 CPLD和FPGA 25
2.3.1 CPLD的基本结构 26
2.3.2 FPGA的基本结构 26
2.3.3 Altera公司器件介绍 28
2.3.4 FPGA和CPLD的选用 30
2.4 ispGDS介绍 33
2.4.1 ispGDS的原理与结构 33
2.4.2 ispGDS的使用 34
2.5 CPLD和FPGA的编程与配置方法 35
2.5.1 CPLD的ISP方式编程 36
2.5.2 使用PC并行口配置FPGA 37
2.5.3 用专用配置器件配置FPGA 38
2.5.4 使用单片机配置FPGA 39
2.6 小结 40
2.7 思考题 41
任务3 初探EDA技术 43
3.1 知识准备1——EDA设计流程 43
3.1.1 设计输入 43
3.1.2 设计实现 45
3.1.3 设计仿真 46
3.1.4 编程或配置 46
3.2 知识准备2——QuartusⅡ的图形界面 47
3.2.1 工程导航区 47
3.2.2 状态区 48
3.2.3 信息区 48
3.2.4 工作区 49
3.2.5 快捷工具条 49
3.3 实例引导——一位全加器的原理图输入设计 50
3.3.1 任务引入与分析 51
3.3.2 创建工程设计项目 51
3.3.3 编辑设计原理图 53
3.3.4 设计编译与仿真 55
3.3.5 引脚锁定与编程下载 59
3.4 小结 61
3.5 思考题 63
3.6 引导训练——用层次化方法设计1位全加器 64
3.7 技能实训——用原理图输入法设计4位全加器 66
模块二 VHDL硬件描述语言 71
任务4 了解VHDL程序结构及语言要素 71
4.1 VHDL程序结构 71
4.1.1 VHDL程序结构及实例说明 71
4.1.2 实体（ENTITY）部分说明 73
4.1.3 结构体（ARCHITECTURE）部分说明 75
4.1.4 库（LIBRARY）部分说明 80
4.1.5 程序包（PACKAGE）部分说明 83
4.1.6 配置（CONFIGURATION）部分说明 86
4.2 VHDL语言要素 88
4.2.1 文字规则 88
4.2.2 数据对象 91
4.2.3 数据类型 95
4.2.4 类型转换 98
4.2.5 操作符 100
4.3 小结 103
4.4 思考题 104
任务5 学习掌握VHDL语句 106
5.1 VHDL顺序语句 106
5.1.1 IF语句 106
5.1.2 CASE语句 110
5.1.3 LOOP语句 112
5.1.4 NEXT语句 115
5.1.5 EXIT语句 116
5.1.6 WAIT等待语句 117
5.1.7 RETURN返回语句 118
5.1.8 NULL空操作语句 119
5.2 VHDL并行语句 119
5.2.1 PROCESS进程语句 120
5.2.2 并行信号赋值语句 121
5.2.3 BLOCK块语句 124
5.2.4 元件例化语句 126
5.2.5 GENERATE生成语句 128
5.3 其他语句 129
5.3.1 子程序及子程序调用语句 129
5.3.2 ASSERT断言语句 134
5.3.3 REPORT报告语句 135
5.3.4 属性语句 135
5.4 小结 139
5.5 思考题 139
模块三 QuartusⅡ软件的应用 145
任务6 掌握QuartusⅡ的多种应用 145
6.1 文本编辑输入法设计向导——计数器设计 145
6.1.1 编辑设计文件 146
6.1.2 创建工程 146
6.1.3 编译 149
6.1.4 时序仿真 151
6.1.5 引脚锁定与下载 155
6.2 应用宏功能的原理图设计 160
6.2.1 计数器设计 161
6.2.2 频率计主体电路设计 163
6.2.3 时序控制电路的设计 163
6.2.4 顶层电路设计 164
6.2.5 引脚锁定和下载 166
6.3 层次电路设计 166
6.3.1 顶层文件设计 166
6.3.2 创建各模块的下层设计文件 169
6.3.3 设计项目的编译仿真 172
6.3.4 层次显示 172
6.4 技能实训 172
6.4.1 计数译码器的文本输入层次化设计 172
6.4.2 2位十进制计数译码器的宏函数调用设计 175
6.4.3 2位十进制频率计的宏函数调用与层次设计综合实训 176
模块四 常用电路的VHDL设计实例 181
任务7 学习常用电路的VHDL描述方法 181
7.1 组合逻辑电路设计 181
7.1.1 任务引入与分析 181
7.1.2 任务实施 181
7.1.3 拓展与训练 185
7.2 时序电路逻辑设计 186
7.2.1 任务引入与分析 186
7.2.2 任务实施 187
7.2.3 拓展与训练 191
7.3 状态机设计 194
7.3.1 任务引入与分析 194
7.3.2 任务实施 194
7.3.3 拓展与训练 197
7.4 存储器设计 200
7.4.1 任务引入与分析 200
7.4.2 任务实施 201
7.4.3 拓展与训练 202
7.5 特色实用电路设计 203
7.5.1 任务引入与分析 203
7.5.2 任务实施 204
7.5.3 拓展与训练 205
7.6 小结 206
7.7 思考题 207
7.8 技能实训 207
7.8.1 计数器的设计 207
7.8.2 简易彩灯控制器设计 209
模块五 EDA设计综合训练 215
任务8 EDA技能综合提高 215
8.1 数字钟的设计 215
8.1.1 任务引入与分析——数字钟的设计要求 215
8.1.2 任务实施方案 215
8.1.3 数字钟各模块的VHDL源程序设计 217
8.2 智力竞赛抢答器 223
8.2.1 任务引入与分析——抢答器的设计要求 223
8.2.2 任务实施方案 224
8.2.3 抢答器的VHDL源程序设计 225
8.3 交通灯的控制器设计 227
8.3.1 任务引入与分析——交通灯控制器的设计要求 227
8.3.2 任务实施方案 228
8.3.3 交通灯控制器的VHDL源程序设计 229
8.3.4 调试仿真与验证 230
8.4 8路彩灯控制器设计 231
8.4.1 任务引入与分析——8路彩灯控制器的设计要求 231
8.4.2 任务实施方案 231
8.4.3 各模块的VHDL源程序设计 232
8.4.4 仿真与调试 234
8.5 简易数字频率计设计 235
8.5.1 任务引入与分析——频率计的设计要求 235
8.5.2 任务实施方案 235
8.5.3 各模块的VHDL源程序设计 236
8.6 “梁祝”乐曲演奏电路设计 239
8.6.1 任务引入与分析 239
8.6.2 任务实施方案 239
8.6.3 各模块的VHDL源程序设计 240
8.6.4 调试与实现 247
8.7 综合训练题 247
附录 GW48系列EDA实验开发系统使用说明 249
参考文献 269