第1章 微处理机原理 1
1.1导论 2
1.1.1微处理机的发展 2
1.1.2微处理机的设计方法 5
1.2资料的表示方式 6
1.2.1基本单位定义 6
1.2.2数字系统与转换 10
1.2.3数字表示法 19
1.2.4浮点数的表示方式 31
1.3数位码 38
1.3.1 BCD码 39
1.3.2加三码 40
1.3.3格雷码 41
1.3.4其他十进位码 43
1.3.5侦错码 44
1.3.6文数字码 46
1.4数位元件 49
1.4.1积体电路实作 49
1.4.2组合逻辑 59
1.4.3序向逻辑 70
1.4.4硬体描述语言 83
1.5微处理机与微算机 84
1.6基本微处理机结构 87
1.6.1基本组成 87
1.6.2微处理机的暂存器 88
1.6.3结构特性 89
第2章 微处理机的组成要素 99
2.1微处理机模型 100
2.1.1微处理机方块图 101
2.1.2资料转移与运算 102
2.2算术逻辑单元 103
2.2.1功能描述 103
2.2.2组成实例 105
2.3微处理机的暂存器 115
2.3.1累积器 117
2.3.2程式计数器 119
2.3.3状态暂存器 121
2.3.4堆叠指标 127
2.3.5一般用途暂存器 130
2.3.6记忆位址暂存器 132
2.3.7指令暂存器 133
2.3.8暂时暂存器 134
2.4控制单元 136
2.4.1以序向电路设计法设计控制逻辑 138
2.4.2以多相时脉解码设计控制逻辑 149
2.4.3以微程式法设计控制逻辑 158
2.5内部汇流排 170
第3章 微处理机的指令与程式 179
3.1指令集 180
3.2指令的格式 185
3.2.1导论 185
3.2.2指令格式的分类 187
3.2.3指令的执行过程 193
3.3定址模式 196
3.3.1立即定址法 199
3.3.2直接定址模式 199
3.3.3隐含定址模式 203
3.3.4间接定址模式 203
3.3.5暂存器定址模式 204
3.3.6索引定址模式 207
3.3.7相对定址模式 208
3.3.8基底定址模式 209
3.3.9自动递增或递减定址模式 210
3.3.10定址模式的数值实例 210
3.4精简指令集电脑与复杂指令集电脑 212
3.4.1 CISC与RISC的比较 212
3.4.2电脑系统效能评估 216
第4章 微处理机的通讯 219
4.1微处理机与I/O连接 220
4.1.1 I/O需求 220
4.1.2 I/O埠与微处理机的连接 223
4.2轮询法 226
4.3中断法 229
4.3.1基本概念 229
4.3.2微处理机对中断的处理方式 236
4.3.3中断型态分类 237
4.3.4多重中断要求 242
4.3.5可程式中断控制器：8259A 246
4.4直接记忆体存取 251
4.5汇流排的标准与设计 259
4.5.1汇流排基本概念 259
4.5.2汇流排的标准 263
4.6汇流排的规格 268
4.6.1内部汇流排 268
4.6.2外部汇流排 272
第5章 微处理机的输入与输出 279
5.1资料传轮简介 280
5.2串列传输 284
5.2.1通讯传输的基本概念 285
5.2.2串列介面 287
5.2.3非同步串列传输 287
5.2.4同步串列传输 297
5.2.5可程式通讯元件（8251A） 298
5.3串列通讯线 307
5.4并列传输 310
5.4.1概论 310
5.4.2 8255A可程式周边介面 310
5.5可程式计时/计数器（8254） 325
5.5.1功能简介 325
5.5.2系统操作 331
5.6可程式键盘/显示器介面 338
5.7 USB介面 341
第6章 高阶微处理机 349
6.1高阶微处理机的发展 350
6.1.1 Intel x86微处理机的演进 351
6.1.2 x86相容微处理机 361
6.1.3微处理机的散热问题 365
6.2 8088/86微处理机的硬体架构与支援晶片 368
6.2.1 8088/86接脚说明 369
6.2.2时脉产生器：8284 379
6.2.3汇流排控制器：8288 382
6.2.4记忆体 389
6.2.5输入/输出埠 392
6.2.6输入/输出中断 396
6.2.7直接记忆体存取 398
6.3 8088/86微处理机程式模型与功能 399
6.3.1基本工作原理 400
6.3.2 8088/86的基本结构 401
6.4 80186/88微处理机简介 406
6.5 80286微处理机架构 407
6.5.1接脚说明 408
6.5.2功能方块 412
6.6 80386的硬体架构 414
6.7 80486微处理机架构 418
6.8 Pentium系列微处理机架构 420
6.8.1 Pentium微处理机架构 420
6.8.2 Pentium Pro微处理机架构 426
6.9 Motorola 68xxx系列微处理机简介 428
6.10 RISC微处理机介绍 432
6.10.1导论 432
6.10.2 Intel 80960系列微处理机 434
6.10.3 Motorola MC88100微处理机 435
6.10.4 Power PC微处理机 436
第7章 微处理机的程式设计 441
7.1程式设计 442
7.1.1设计概念 442
7.1.2设计实例 446
7.2 80×86系列的程式模式 451
7.2.1程式模式 451
7.2.2记忆体定址 460
7.3定址模式 465
7.3.1 MOV指令描述 465
7.3.2资料定址的方式 466
7.4 80×86指令的基本概念 478
7.5基本组合语言指令 480
7.5.1资料转移指令 480
7.5.2堆叠运算指令 484
7.5.3算术运算指令 488
7.5.4逻辑指令 503
7.5.5移位指令 510
7.5.6旋转指令 515
7.6程式控制指令 517
7.6.1旗标控制指令 517
7.6.2跳跃指令 518
7.6.3重覆控制指令 528
7.6.4字串运算指令 531
7.6.5中断指令 534
7.7组合语言组译器指令 535
第8章 记忆体 541
8.1导论 542
8.1.1记忆体分类 542
8.1.2记忆体阶层 545
8.2半导体记忆体基本概念 548
8.2.1记忆体阵列 548
8.2.2基本储存元件 552
8.3唯读记忆体（ROM） 559
8.3.1基本特性 560
8.3.2可规划唯读记忆体 568
8.3.3快闪记忆体 578
8.4可读写随机存取记忆体（RAM） 582
8.4.1静态RAM（SRAM） 583
8.4.2快取记忆体 588
8.4.3动态RAM（DRAM）的基本组成 590
8.4.4动态RAM的结构与操作 595
8.5记忆体的扩充 605
8.5.1字组长度的扩充 605
8.5.2字组容量的扩充 615
8.6特殊类型记忆体 626
8.6.1先进先出记忆体 626
8.6.2后进先出记忆体 631
8.6.3电荷耦合装置记忆体 638
8.7可规划逻辑装置 638
8.7.1可规划逻辑阵列 639
8.7.2可规划及阵列逻辑 644
8.7.3可规划逻辑序列 648
8.8外部记忆体 648
8.8.1碟性装置 650
8.8.2光学记忆体 655
第9章 单晶片微电脑 659
9.1导论 660
9.2 8051架构 662
9.2.1内部结构 663
9.2.2接脚功能 664
9.2.3系统时序 670
9.2.4系统重置 670
9.3 8051的记忆体组成 673
9.3.1程式记忆体 674
9.3.2资料记忆体 676
9.4 8051输入/输出（I/O）埠 683
9.4.1输入/输出埠组成 683
9.4.2 8051串列埠 688
9.5计时/计数器 697
9.5.1计时/计数器控制暂存器（TCON） 698
9.5.2计时/计数模式控制暂存器（TMOD） 700
9.5.3计时/计数器工作模式分析 701
9.6 8051的中断系统 704
9.6.1中断结构 704
9.6.2中断致能暂存器（IE） 708
9.6.3中断优先权暂存器（IP） 709
9.6.4计时/计数控制暂存器（TCON） 711
9.7省电模式 712
9.8 8051指令集 713
9.8.1指令格式 713
9.8.2定址模式 714
9.8.3指令集 716