第1章 引言 1
1.1数字复接概念 1
1.2数字复接等级 2
1.3 CCITT建议 3
1.4本书结构 5
第2章 同步复接 6
2.1同步复接设备组成 6
2.2帧结构 8
2.3帧定位问题 9
2.4同步搜捕方法 10
2.5帧定位信号码型 11
2.6平均搜捕时间 13
2.7帧定位信号最佳长度 16
2.8同步状态保护 19
2.9搜捕过程校核 22
2.10帧定位保护参数 25
2.11平均失帧时间和平均同步时间 27
2.12同步失帧误码 28
2.13帧定位搜捕/保持逻辑 29
2.14同步环境保障 33
2.15 CCITT建议 35
第3章 正码速调整 37
3.1准同步复接（Plesiochronous Multiplex） 37
3.2正码速调整原理 38
3.3正码速调整基本关系式 39
3.4码速调整设计 41
3.5码速调整过渡过程 43
3.6稳定调整过程读写时差变动范围 46
3.7码速调整过渡过程分类 49
3.8码速恢复设计 50
3.9锁相环参数设计 52
3.10压控振荡器设计 57
3.11缓冲存储器容量 59
3.12 CCITT建议 60
第4章 正码速调整损伤 63
4.1塞入抖动 63
4.2塞入误码 81
第5章正/负码速调整 88
5.1正/负码速调整原理 88
5.2硬判决控制码速调整 89
5.3自适应控制码速调整 92
5.4正/负调整控制电路 99
5.5码速调整过渡过程 101
5.6码速调整参数设计 103
5.7码速调整环境设计 105
5.8正/负调整技术应用 108
5.9正/负调整设计举例 109
5.10码速调整性能比较 115
5.11 CCITT建议 116
第6章正/0/负码速调整 117
6.1正/0/负码速调整概念 117
6.2增量控制正/0/负码速调整原理 117
6.3数字平滑正/0/负码速调整原理 118
6.4帧结构 120
6.5调整及恢复控制 123
6.6码速调整过渡过程 126
6.7数字平滑 131
6.8西德PCM30D脉冲平滑原理 132
6.9澳大利亚2/8Mbit/s复接器脉冲平滑原理 134
6.10正/0/负码速调整工程应用 136
第7章 码速调整测量技术 137
7.1塞入抖动测量 137
7.2复接误码测量 147
7.3码速恢复锁相环特性测量 154
第8章 帧调整原理 157
8.1概述 157
8.2帧调整分类 159
8.3前置缓冲帧调整器工作原理 160
8.4 2048kbit/s帧调整器设计 163
8.5帧调整器的附加功能 169
第9章 高次群同步数字复接体系 170
9.1问题的提出 170
9.2高次群同步数字体系 170
9.3同步/异步数字体系接口总体安排 173
9.4 C-4进入STM-1安排设计 176
9.5 C-3进入STM-1安排设计 178
9.6 TUG进入高阶VC安排设计 182
9.7基本包装进入TUG 184
9.8 STM-N复接 188
9.9 CCITT建议负荷包装接口 190
9.10负荷包装接口改善设计 195
第10章 抗衰落帧同步 203
10.1抗衰落帧同步原理 203
10.2帧同步平均持续时间 206
10.3帧失步平均持续时间 226
10.4帧同步方案比较 239
第11章 工程应用设计 249
11.1通用准同步群复接设计 249
11.2标准/非标准速率兼容设计 259
11.3准同步/同步复接兼容设计 264
11.4 2/34Mbit/s复接设计 269
11.5群干线传输中的分支设计 279
11.6网间互通复接设计 288
11.7子群复接设计 294
11.8 ISDN用户/网络接口复接设技 304
11.9复接系统维护设计 315
再版结语 324
参考文献 325
全集出版后记 331