第1章 EDA技术概述 1
1.1 EDA技术及发展 1
1.2 EDA技术的优势 3
1.3 数字系统设计的流程 5
1.3.1 专用集成电路设计流程 5
1.3.2 可编程逻辑器件设计流程 9
1.4 EDA软件开发工具 12
1.5 EDA技术的发展趋势 15
1.5.1 可编程逻辑器件发展趋势 15
1.5.2 开发工具的发展趋势 16
1.5.3 系统描述方式的发展趋势 17
1.6 PLD器件概述 18
1.6.1 PLD器件的发展历程 18
1.6.2 PLD的分类 18
第2章 FPGA/CPLD器件 23
2.1 基于乘积项技术的PLD基本原理与结构 23
2.1.1 PLD器件的基本结构 23
2.1.2 电路的表示方法 24
2.2 基于查找表技术的PLD基本原理与结构 25
2.3 边界扫描测试技术 27
2.4 FPGA/CPLD的编程与配置 28
2.4.1 在系统可编程 28
2.4.2 CPLD器件的编程 29
2.4.3 FPGA器件的配置 29
2.5 FPGA/CPLD器件概述 29
2.6 EDA技术的应用展望 31
第3章 QuartusⅡ集成开发工具 35
3.1 创建工程 35
3.2 QuartusⅡ原理图设计 38
3.3 编译 40
3.4 波形仿真 44
3.5 引脚锁定和编程下载 49
3.6 层次化设计方法 53
3.7 基于宏功能模块的设计 55
3.7.1 lpm mult（参数化乘法器）的使用 55
3.7.2 锁相环模块 58
3.7.3 存储器模块的设计 61
3.7.4 信号发生器的设计 64
3.8 嵌入式逻辑分析仪使用方法 66
第4章 VHDL设计初步 77
4.1 VHDL简介 77
4.2 组合电路的VHDL描述 78
4.2.1 用VHDL设计三人表决电路 78
4.2.2 用VHDL设计加法器 80
4.3 VHDL时序电路设计 82
4.3.1 用VHDL设计D触发器 82
4.3.2 用VHDL设计计数器 83
第5章 VHDL语法与结构 87
5.1 VHDL语法规则 87
5.1.1 VHDL文字描述和使用规则 87
5.1.2 VHDL数据对象描述和使用规则 89
5.1.3 VHDL数据类型描述和使用规则 91
5.1.4 VHDL操作符 103
5.2 VHDL结构规则 105
5.2.1 实体 106
5.2.2 结构体 107
5.2.3 VHDL库和程序包 108
5.2.4 配置 111
第6章 VHDL基本语句 115
6.1 VHDL顺序语句 115
6.1.1 赋值语句 115
6.1.2 IF语句 116
6.1.3 CASE语句 121
6.1.4 LOOP语句 124
6.1.5 NEXT语句 126
6.1.6 EXIT语句 126
6.1.7 WAIT语句 126
6.1.8 NULL语句 127
6.2 VHDL并行语句 128
6.2.1 并行信号赋值语句 128
6.2.2 进程语句 131
6.2.3 元件例化语句 132
6.2.4 生成语句 134
6.2.5 属性说明与定义语句 136
第7章 VHDL设计进阶 141
7.1 行为描述 141
7.2 数据流描述 142
7.3 结构描述 143
7.4 基本逻辑电路设计 144
7.5 时序逻辑电路设计 152
7.5.1 触发器 152
7.5.2 触发器的同步和非同步复位 154
7.5.3 寄存器和移位寄存器 155
7.5.4 计数器 157
7.5.5 序列信号发生器 159
7.5.6 序列信号检测器 161
7.6 存储器设计 163
7.6.1 ROM 163
7.6.2 SRAM 164
7.6.3 FIFO 165
第8章 有限状态机设计 171
8.1 有限状态机的描述 171
8.2 枚举数据类型 172
8.3 有限状态机的描述方式 173
附录A QuartusⅡ 9.0软件安装工具使用 185
附录B DDS信号发生器电路设计 203
附录C 主要术语摘要 221
参考文献 223