第1章 FPGA、USB与LVDS概述 1
1.1 FPGA发展概述 1
1.2 FPGA的优势 3
1.3 FPGA应用领域 4
1.4 FPGA开发流程 5
1.5 USB接口概述 6
1.5.1 USB发展史 6
1.5.2 USB 3.0概述 7
1.6 LVDS接口概述 8
第2章 实验平台板级电路详解 11
2.1板级电路整体架构 11
2.2电源电路 12
2.3 FPGA时钟与复位电路 15
2.3.1 FPGA时钟晶振电路 15
2.3.2 FPGA复位电路 17
2.4 FPGA配置电路 17
2.5 FPGA供电电路 19
2.6 DDR2芯片电路 20
2.7 UART芯片电路 23
2.8 LVDS接口与液晶屏背光接口电路 24
2.8.1差分走线 25
2.8.2阻抗匹配 25
2.8.3 LVDS和单端信号间的串扰 26
2.8.4电磁干扰 26
2.8.5 LVDS线缆选型 28
2.8.6 LVDS连接器定义 28
2.9 USB 3.0控制器FX3电路 29
2.10扩展接口电路 34
2.11 FPGA引脚定义 35
第3章 软件安装与配置 39
3.1软件下载和许可证申请 39
3.2 Quartus Ⅱ与ModelSim-Altera的安装 40
3.3文本编辑器Notepa+++安装 41
3.4 Quartus Ⅱ中使用N otepad+++的关联设置 45
3.5 USB-Blaster的驱动安装 47
3.5.1 Windows XP系统的USB-Blaster安装 47
3.5.2在Windows 7系统安装USB-Blaster 49
3.5.3在Windows 8系统安装USB-Blaster 52
3.6串口芯片驱动安装 53
3.6.1驱动安装 53
3.6.2设备识别 54
3.7 USB 3.0控制器FX3的SDK安装 54
3.8 USB 3.0控制器FX3的驱动安装 59
第4章 第一个例程与FPGA下载配置概述 62
4.1 LED闪烁与PLL配置实例 62
4.1.1功能概述 62
4.1.2新建Quartus Ⅱ工程 62
4.1.3 IP核配置——PLl 67
4.1.4引脚分配 73
4.1.5闲置引脚设置 77
4.1.6 Verilog代码解析 78
4.2 Altera FPGA配置方式概述 85
4.2.1 AS配置方式 86
4.2.2 PS配置方式 86
4.2.3 JTAG配置方式 86
4.3基于JTAG的 sof文件FPGA在线烧录 87
4.4基于JTAG的jic文件SPI Flash固化 90
第5章 DDR2、UART以及Nios Ⅱ实例 94
5.1 DDR2控制器集成与读/写测试 94
5.1.1功能概述 94
5.1.2 IP核配置——片内RAM 94
5.1.3 IP核配置——DDR2控制器 100
5.1.4 DDR2引脚电平设置 108
5.1.5 Verilog代码解析 111
5.1.6板级调试 122
5.2 UART2USB的Loopback收发实例 123
5.2.1功能概述 123
5.2.2 Verilog代码解析 124
5.2.3板级调试 132
5.3基于最小Nios Ⅱ系统的System ID打印实例 134
5.3.1 Qsys系统概述 134
5.3.2 Qsys工具基本使用 134
5.3.3 Qsys组件添加与互连 138
5.3.4 Qsys系统生成 148
5.3.5 Quartus Ⅱ工程设计实现 152
5.3.6软件开发工具EDS 153
5.3.7 System ID外设寄存器 161
5.3.8板级调试 164
第6章 USB 3.0控制器FX3实例 167
6.1基于FX3内部DMA的USB传输Loopback实例 167
6.1.1功能概述 167
6.1.2固件编译与固化文件生成 167
6.1.3硬件连接与设备识别 172
6.1.4 FX3的USB Boot加载 174
6.1.5板级调试 176
6.2 FX3的SPI Flash代码固化 179
6.2.1启动设置 179
6.2.2 SPI Flash固化 179
6.3基于FX3内部DMA的USB数据吞吐量测试 182
6.3.1硬件连接 182
6.3.2 FX3的USB Boot加载 182
6.3.3 FX3的基本Streamer功能演示 184
6.4基于FX3的UVC传输协议实例 185
6.4.1硬件连接 185
6.4.2 FX3的USB Boot加载 185
6.4.3 UVC设备识别 186
6.5 FX3固件SlaveFIFO配置修改说明 187
6.5.1功能概述 187
6.5.2 GPIF ⅡDesigner开启与工程加载 187
6.5.3 GPIF Ⅱ接口配置与工程编译 188
6.5.4 IDE下固件工程加载 189
6.5.5 IDE下固件工程编译 193
6.6基于FPGA-FX3 SlaveFIFO接口的Loopback实例 194
6.6.1功能概述 194
6.6.2固件下载 194
6.6.3 FPGA代码解析 195
6.6.4 SignalTap Ⅱ在线逻辑分析仪查看接口时序 197
6.7基于FPGA-FX3 SlaveFIFO接口的StreamOUT实例 201
6.7.1功能概述 201
6.7.2固件下载 201
6.7.3 FPGA代码解析 201
6.7.4 SignalTapⅡ在线逻辑分析仪查看接口时序 203
6.7.5在Streamer中查看数据吞吐量 206
6.8基于FPGA-FX3 SlaveFIFO接口的StreamIN实例 207
6.8.1功能概述 207
6.8.2固件下载 207
6.8.3 FPGA代码解析 208
6.8.4 SignalTap Ⅱ在线逻辑分析仪查看接口时序 209
6.8.5 Streamer工具测试数据吞吐量 210
第7章 LVDS收发传输实例 212
7.1 LVDS液晶屏驱动实例 212
7.1.1功能概述 212
7.1.2 IP核ALTLVDS_ TX创建与配置 213
7.1.3 IP核ALTLVDS_ TX功能与接口说明 217
7.1.4代码解析 218
7.1.5板级调试 221
7.2基于串口命令帧的LVDS液晶屏测试界面设计 222
7.2.1设计概述 222
7.2.2串口控制协议 223
7.2.3代码解析 224
7.2.4板级调试 230
7.3 LVDS数据收发实例 231
7.3.1功能概述 231
7.3.2 IP核ALTL.VDS_ TX创建与配置 232
7.3.3 IP核ALTL.VDS_ RX创建与配置 236
7.3.4位对齐处理 239
7.3.5代码解析 240
7.3.6装配说明 246
7.3.7板级调试 246
7.4带CRC校验的LVDS数据收发实例 248
7.4.1功能概述 248
7.4.2 CRC校验基本原理 249
7.4.3 CRC8校验代码生成 250
7.4.4代码解析 253
7.4.5装配说明 259
7.4.6板级调试 259
参考文献 262