第1章 射频设计和ESD 1
1.1 ESD设计的基本概念 1
1.2 射频ESD的基本概念 3
1.3 射频ESD的主要成果 8
1.4 射频ESD的关键专利 10
1.5 ESD失效机制 10
1.5.1 射频CMOS ESD失效机制 10
1.5.2 锗硅器件的ESD失效机制 11
1.5.3 硅锗碳器件的ESD失效机制 12
1.5.4 砷化镓技术ESD失效机制 12
1.5.5 铟镓砷ESD失效机制 12
1.5.6 射频双极型电路ESD失效机制 13
1.6 射频基础 13
1.7 双端口网络参数 16
1.7.1 Z参数 16
1.7.2 Y参数 16
1.7.3 S参数 16
1.7.4 T参数 17
1.8 稳定性：射频设计稳定性与ESD 18
1.9 器件性能退化和ESD失效 19
1.9.1 ESD导致的直流参数漂移和失效标准 19
1.9.2 射频参数、ESD退化以及失效标准 20
1.10 射频ESD测试 21
1.10.1 ESD测试模型 21
1.10.2 射频最大功率失效和ESD脉冲测试方法 24
1.10.3 ESD导致的射频退化和S参数评估测试方法 26
1.11 ESD测试中时域反射计（TDR）和阻抗方法学 28
1.11.1 时域反射（TDR）ESD测试系统评估 29
1.11.2 ESD退化系统级方法——眼图测试 31
1.12 产品级ESD测试和射频功能性参数失效 33
1.13 组合射频和ESD TLP测试系统 34
1.14 小结 36
习题 37
参考文献 38
第2章 射频ESD设计 46
2.1 ESD设计方法：理想ESD网络和射频ESD设计窗口 46
2.1.1 理想ESD网络和电流-电压直流设计窗口 46
2.1.2 理想ESD网络频域设计窗口 47
2.2 射频ESD设计方法：线性法 48
2.3 射频ESD设计：无源元件品质因数和品质因素 51
2.4 射频ESD设计方法：替代法 53
2.4.1 无源器件替代ESD网络器件法 53
2.4.2 ESD网络元件替代为无源元件 53
2.5 射频ESD设计方法：匹配网络和射频ESD网络 54
2.5.1 射频ESD方法：匹配网络转换为ESD网络 54
2.5.2 射频ESD方法：ESD网络转换为匹配网络 56
2.6 射频ESD设计方法：电感分流器 58
2.7 射频ESD设计方法：消除法 60
2.7.1 品质因数和消除法 60
2.7.2 电容负载的感性消除和FOM 61
2.7.3 消除法和ESD电路 62
2.8 射频ESD设计方法：利用LC共振的阻抗隔离技术 65
2.9 射频ESD设计方法：集总与分布式负载 66
2.9.1 射频ESD共面波导的分布负载 67
2.9.2 利用ABCD矩阵进行射频ESD共面波导分布负载分析 68
2.10 ESD射频设计综合和平面图：射频、模拟和数字综合 69
2.10.1 同一区域ESD电源钳位（Power Clamp）的布置 70
2.10.2 电源线的结构和ESD设计综合 70
2.10.3 VDD到VSS电源线的保护 71
2.10.4 VDD到模拟VDD和VDD到射频VCC的保护 72
2.10.5 内部ESD保护网络 72
2.11 ESD电路和射频焊盘整合 73
2.12 键合线焊盘下的ESD结构 74
2.13 小结 76
习题 77
参考文献 78
第3章 射频CMOS和ESD 81
3.1 射频CMOS:ESD器件比较 81
3.2 圆形射频ESD器件 84
3.3 射频ESD设计：ESD配线设计 85
3.4 射频无源器件：ESD和肖特基势垒二极管 87
3.5 射频无源器件：ESD和电感 89
3.6 射频无源器件：ESD和电容 92
3.6.1 金属-氧化物-半导体和金属-绝缘体-金属电容 93
3.6.2 可变电容和超突变结可变电容 93
3.6.3 金属-层间介质-金属电容 93
3.6.4 垂直平行平面（VPP）电容 94
3.7 小结 95
习题 95
参考文献 96
第4章 射频CMOS ESD网络 102
4.1 RFCMOS输入电路 102
4.1.1 RFCMOS ESD二极管网络 102
4.1.2 射频CMOS二极管串ESD保护网络 104
4.2 RFCMOS：二极管-电感ESD网络 106
4.2.1 射频电感-二极管ESD网络 107
4.2.2 射频二极管-电感ESD网络 108
4.3 射频CMOS阻抗隔离LC振荡器ESD网络 108
4.3.1 射频CMOS LC-二极管ESD网络 109
4.3.2 射频CMCS二极管-LC ESD网络 109
4.3.3 射频CMOS LC-二极管网络的实验结果 109
4.4 射频CMOS低噪声放大器ESD设计 110
4.4.1 射频LNA ESD设计：在П形结构中的低电阻ESD电感和ESD二极管钳位元件 111
4.5 射频CMOS T形线圈电感ESD输入网络 114
4.6 射频CMOS分布ESD网络 115
4.6.1 射频CMOS分布射频ESD网络 115
4.6.2 利用串联电感和分流双二极管的射频CMOS分布射频ESD网络 116
4.6.3 利用串联电感和并联分流MOSFET的射频CMOS分布射频ESD网络 117
4.7 射频CMOS分布ESD网络：传输线和共面波导 119
4.8 射频CMOS:ESD和射频LDMOS功率工艺 121
4.9 射频CMOS ESD电源钳位 123
4.9.1 RC触发MOSFET ESD电源钳位 124
4.9.2 高压RC触发MOSFET ESD电源钳位 125
4.9.3 电压触发MOSFET ESD电源钳位单元 126
4.10 小结 127
习题 128
参考文献 129
第5章 双极型晶体管物理特性 133
5.1 双极型器件的物理特性 133
5.1.1 双极型晶体管电流公式 133
5.1.2 双极型器件的电流增益和集电极与发射极的电荷传输 134
5.1.3 单位电流增益截止频率 134
5.1.4 单位功率增益截止频率 135
5.2 晶体管击穿 135
5.2.1 雪崩倍增击穿 135
5.2.2 双极型晶体管击穿 137
5.3 KIRK效应 138
5.4 John限制：晶体管的物理限制 139
5.4.1 电压-频率关系 139
5.4.2 Johnson电流-频率限制公式 140
5.4.3 Johnson功率限制公式 140
5.5 射频不稳定性：发射极崩溃 141
5.6 ESD射频版图设计：发射极、基极和集电极结构 146
5.7 射频ESD版图设计：第二发射极的应用（虚设发射极） 148
5.8 射频ESD版图设计：发射极负载 151
5.9 射频ESD版图设计：热回路和热透镜 152
5.10 基极负载和射频率稳定性 153
5.11 小结 154
习题 155
参考文献 155
第6章 锗硅和ESD 159
6.1 异质结和锗硅工艺 159
6.1.1 SiGe HBT器件 159
6.1.2 SiGe器件结构 160
6.2 SiGe物理 161
6.3 碳锗硅 163
6.4 锗硅ESD测试 165
6.4.1 SiGe集-射ESD应力 165
6.4.2 SiGe HBT和Si BJT的ESD比较 166
6.4.3 集-射应力的SiGe HBT电子热HBM模型仿真 169
6.5 碳锗硅集-射ESD测试 169
6.6 SiGe晶体管射-基设计 171
6.6.1 外延基区异质结双极型晶体管（HBT）的射-基设计 172
6.6.2 射-基设计RF频率性能指标 173
6.6.3 SiGe HBT射-基电阻模型 174
6.6.4 SiGe HBT射-基设计和硅化物放置 174
6.6.5 自校准（Self-Aligned）射-基设计 177
6.6.6 非自校准（Non-selfaligned）射-基设计 179
6.6.7 碳锗硅ESD秀发的S参数退化 185
6.6.8 射-基应力的电热仿真 186
6.7 场氧（FOX）绝缘层界定的SiGe HBT的HBM数据 187
6.8 SiGe HBT多发射极研究 188
6.9 小结 189
习题 189
参考文献 190
第7章 砷化镓工艺中的ESD 196
7.1 砷化镓工艺与ESD 196
7.2 砷化镓能量失效比和功率失效比 196
7.3 有源和无源单元中的GaAs ESD失效 198
7.4 GaAs HBT器件和ESD 199
7.4.1 GaAs HBT器件ESD结果 199
7.4.2 GaAs HBT二极管串 200
7.5 GaAs基HBT的无源单元 201
7.5.1 GaAs HBT集基结可变电容 201
7.6 GaAs工艺的失效机制列表 202
7.7 GaInAs与ESD 203
7.8 磷化铟（InF）与ESD 204
7.9 小结 204
习题 204
参考文献 205
第8章 双极型晶体管接收机电路与ESD网络 209
8.1 双极型晶体管接收机电路与ESD网络 209
8.2 单端共射极接收机电路 209
8.2.1 含直流隔离电容的单端双极型接收机 210
8.2.2 含ESD保护和直流隔离电容的单端双极型接收机 211
8.2.3 含反馈电路的单端双极型共发射极接收机电路 211
8.2.4 含射极电阻的单端双极型共发射极接收机电路 212
8.2.5 含巴伦输出的单端双极型共发射极接收机电路 215
8.2.6 单端双极型共射共基接收机电路 215
8.3 双极型差分接收机电路 217
8.3.1 以共发射极形式连接的共射共基双极型接收机电路 218
8.4 双极型晶体管ESD输入电路 219
8.4.1 具有二极管结构的双极型晶体管ESD输入电路 222
8.4.2 双极型晶体管ESD输入电路：基极电阻接地的双极型晶体管ESD输入电路 222
8.5 双极型晶体管ESD电源钳位 225
8.5.1 双极型晶体管电压触发ESD电源钳位 225
8.5.2 齐纳击穿电压触发ESD电源钳位 225
8.5.3 BVCEO电压触发ESD电源钳位 229
8.5.4 混合电压接口正偏电压和BVCEO击穿综合的双极型ESD电源钳位 233
8.5.5 超低电压正偏电压触发BiCMOS ESD电源钳位 236
8.5.6 容性触发BiCMOS ESD电源钳位 239
8.6 双极型ESD二极管串与三阱电源钳位 240
8.7 小结 240
习题 241
参考文献 242
第9章 射频和ESD计算机辅助设计 244
9.1 射频ESD设计环境 244
9.1.1 静电放电和射频共同分析设计方法 244
9.1.2 ESD分级Pcell物理版图生成 245
9.1.3 ESD遗传Pcell示意图生成 245
9.2 利用遗传参数化单元的ESD设计 246
9.2.1 分级Pcell图解方法 246
9.2.2 分级Pcell电路图方法 248
9.3 基于射频CMOS的分级参数化单元ESD设计 251
9.4 射频BiCMOS ESD多级参数化单元 252
9.4.1 BiCMOS ESD输入网络 253
9.4.2 BiCMOS ESD轨到轨 255
9.4.3 BiCMOS ESD电源钳位 256
9.5 射频ESD设计系统的优点与缺点 259
9.6 保护环p-cell方法 261
9.6.1 为内部和外部闩锁现象设计的保护环 261
9.6.2 保护环理论 262
9.6.3 保护环设计 263
9.6.4 保护环特征 266
9.7 小结 267
习题 268
参考文献 268
第10章 可替代ESD概念：片上和片外ESD保护解决方案 272
10.1 火花隙 272
10.2 场发射器件 274
10.2.1 作为ESD保护的场发射器件 274
10.2.2 GaAs工艺的场发射器件 275
10.2.3 场发射器件的电子钝化效应 275
10.2.4 场发射器件多发射极ESD设计 275
10.2.5 场发射器件（FED）的ESD设计准则 276
10.3 片外保护和片外瞬时抑制器件 276
10.3.1 片外瞬时电压抑制器件（TVS） 277
10.3.2 片外聚合体电压抑制（PVS） 278
10.4 封装级机械ESD解决方案 279
10.5 RF近距离通信芯片间的ESD设计准则 280
10.6 小结 281
习题 281
参考文献 281
名词术语 284