第1章 概述 1
1.1 数字信号处理器的基本概念和特点 1
1.1.1 数字信号处理器的基本概念 1
1.1.2 数字信号处理器的特点 2
1.2 数字信号处理器的发展历史和应用 3
1.2.1 数字信号处理器的发展历史 3
1.2.2 数字信号处理器的应用 5
1.3 ADI公司的DSP系列简介 6
1.3.1 Blackfin系列定点处理器 6
1.3.2 SHARC系列DSP的基本特点 7
1.3.3 TigerSHARC系列DSP的特点 8
第2章 TS系列DSP的内核结构 13
2.1 TS系列DSP的内核结构概述 13
2.1.1 TS101S的内核结构概述 13
2.1.2 TS20XS的内核结构概述 14
2.2 TS处理器的运算模块 15
2.2.1 运算模块的组成 15
2.2.2 运算模块的寄存器 16
2.2.3 算术逻辑单元ALU 17
2.2.4 乘法器 19
2.2.5 移位器 20
2.2.6 TS201S的通信逻辑处理单元（CLU） 21
2.3 TS处理器的整型算术逻辑单元 22
2.3.1 IALU结构 22
2.3.2 IALU的寄存器 23
2.3.3 IALU算术、逻辑和函数操作 25
2.4 TS101S的程序控制器 25
2.4.1 程序控制器的功能 25
2.4.2 程序控制器的寄存器 28
2.4.3 指令对齐缓冲池（IAB） 32
2.4.4 分支地址缓冲池（BTB） 33
2.4.5 程序控制器的使用实例 36
2.5 TS20XS的程序控制器 37
2.5.1 程序控制器的寄存器 38
2.5.2 程序控制器的指令流水 38
2.5.3 指令对齐缓冲池（IAB）和分支地址缓冲池（BTB） 41
第3章 TS系列DSP的存储器及寄存器 43
3.1 TS101S处理器的总线 43
3.1.1 TS101S的内部总线 43
3.1.2 TS101S的外部总线 44
3.1.3 总线控制与状态寄存器 45
3.1.4 多处理器连接与总线仲裁 52
3.1.5 主机接口 56
3.2 TS101S的存储器组织 58
3.2.1 全局寻址空间 58
3.2.2 外部存储器寻址空间 59
3.2.3 内部存储器寻址空间 60
3.2.4 多处理器空间和主机寻址空间 60
3.3 TS101S的寄存器组 61
3.3.1 寄存器分组 61
3.3.2 运算模块中的寄存器组 63
3.3.3 IALU的寄存器组 65
3.3.4 程序控制器的寄存器组 65
3.3.5 中断向量表寄存器组 67
3.3.6 外部口（EP）寄存器组 68
3.4 TS20XS的总线 71
3.4.1 TS20XS的内部总线 71
3.4.2 TS20XS的SOC接口 72
3.5 TS201S的存储器组织 74
3.5.1 TS201S的寻址空间 74
3.5.2 全局寻址映射空间 75
3.5.3 主机寻址空间 76
3.5.4 外部存储器寻址空间 76
3.5.5 多处理器寻址空间 77
3.5.6 处理器内部存储空间 77
3.5.7 TS201S的内部存储器组织 78
3.6 TS201S处理器的寄存器组 92
3.6.1 运算块寄存器组 93
3.6.2 IALU寄存器组 93
3.6.3 程序控制器寄存器组 94
3.6.4 Cache寄存器组（存储器控制寄存器） 95
3.6.5 中断寄存器组 97
3.6.6 DMA控制和状态寄存器组 99
3.6.7 链路口寄存器组 99
3.6.8 外部总线接口寄存器组 101
第4章 TS系列DSP的I/O资源 102
4.1 TS处理器的中断 102
4.1.1 TS处理器的中断源 102
4.1.2 TS处理器的中断向量 104
4.1.3 可编程的中断控制寄存器 106
4.1.4 中断处理过程 108
4.1.5 中断返回与异常 111
4.1.6 中断服务程序实例 112
4.2 TS处理器的DMA传输 113
4.2.1 DMA控制器与传输控制块 114
4.2.2 DMA控制与状态寄存器 117
4.2.3 链式DMA与二维DMA 119
4.2.4 外部口DMA 121
4.2.5 AutoDMA与链路口DMA 125
4.3 TS101S的链路口 128
4.3.1 链路口资源 128
4.3.2 链路口通信协议 129
4.3.3 链路口控制及状态寄存器 133
4.4 TS20XS处理器的链路口 134
4.4.1 TS20XS链路口结构 135
4.4.2 链路口的控制和状态寄存器 136
4.4.3 链路口的连接方式和工作 139
4.4.4 链路口通信协议 141
4.4.5 链路口的传输延迟 144
4.4.6 链路口的故障检测机制 144
第5章 TS系列DSP的指令系统 146
5.1 TS系列DSP的数据格式 146
5.1.1 单精度浮点数据格式 146
5.1.2 扩展精度浮点数据格式 147
5.1.3 定点数据格式 147
5.2 TS系列DSP的指令结构和寄存器 148
5.2.1 指令行结构 148
5.2.2 寄存器名称和使用 150
5.3 存储器的寻址和访问方式 152
5.3.1 直接和间接寻址 152
5.3.2 循环寻址 153
5.3.3 位反序寻址 154
5.3.4 存储器的访问类型 156
5.3.5 寄存器传送和立即数扩展操作 157
5.4 TS处理器的指令 158
5.4.1 ALU指令 158
5.4.2 CLU指令 180
5.4.3 乘法器指令 185
5.4.4 移位器指令 201
5.4.5 IALU指令 209
5.4.6 IALU加载／存储／传输指令 213
5.5 TS处理器的指令并行规则和约束条件 216
5.5.1 指令并行规则 216
5.5.2 并行指令的通用约束 221
5.5.3 计算块指令约束 222
5.5.4 IALU指令约束 224
5.5.5 程序控制指令约束 226
第6章 TS系列DSP的程序设计与开发 227
6.1 TS处理器程序设计概述 227
6.2 汇编器和汇编语言程序设计 228
6.2.1 标识符和运算符 228
6.2.2 预处理伪指令 231
6.2.3 汇编伪指令 232
6.2.4 汇编程序举例 233
6.3 C编译器和C程序设计 235
6.3.1 C编译器的特点 235
6.3.2 C编译器支持的数据类型 236
6.3.3 实时运行模式与实时运行库 237
6.3.4 C/C＋＋与汇编程序接口 240
6.3.5 C程序优化 248
6.3.6 程序优化的实例 254
6.4 链接器和LDF（链接描述文件） 260
6.4.1 链接器 260
6.4.2 LDF文件中常用的链接器命令 261
6.4.3 LDF文件的编写 265
6.5 VisualDSP＋＋集成开发工具 272
6.5.1 集成开发工具及其特点 272
6.5.2 利用IDDE进行程序开发的过程 273
6.5.3 Debugger工具及其使用 278
第7章 TS系列DSP的接口技术 295
7.1 TS处理器外部总线接口技术 295
7.1.1 TS处理器的外部总线概述 295
7.1.2 EPROM和Flash接口 296
7.1.3 典型外部总线接口范例 308
7.2 主机接口 313
7.3 SDRAM接口 315
7.3.1 SDRAM接口信号 315
7.3.2 SDRAM编程 317
7.3.3 SDRAM接口扩展举例 322
7.4 TS处理器与常用器件的接口技术 325
7.4.1 与双口RAM的接口技术 325
7.4.2 与ADC的接口技术 328
7.4.3 与DAC的接口技术 334
7.5 TS处理器的DMA传输 337
7.5.1 内部存储器到外部存储器的DMA 337
7.5.2 链式DMA与二维DMA 339
7.5.3 链路口DMA 344
第8章 TS系列DSP系统设计技术 347
8.1 TS处理器的复位电路设计 347
8.1.1 TS101S的复位方式 347
8.1.2 TS101S处理器复位电路设计 348
8.2 TS处理器的引导模式和引导程序 349
8.2.1 TS处理器的引导模式 349
8.2.2 引导程序的生成方法 350
8.2.3 引导程序举例 351
8.3 初始化程序和特殊引脚 357
8.3.1 初始化参数 357
8.3.2 初始化程序举例 357
8.3.3 特殊引脚功能说明 358
8.4 TS处理器系统时钟设计 361
8.4.1 TS101S系统时钟设计 361
8.4.2 TS201S的系统时钟设计 364
8.5 TS处理器电源单元设计 366
8.5.1 TS处理器电源供电的特点和要求 366
8.5.2 TS101S的电源单元设计 374
8.5.3 TS201S处理器电源滤波要求 378
8.5.4 TS201S处理器电源设计 381
8.5.5 TS201S系统功耗及散热设计 382
8.6 JTAG接口设计 382
8.6.1 硬件仿真器概述 382
8.6.2 JTAG连接 383
8.6.3 ICE配置与测试 385
8.7 信号处理系统设计 386
8.7.1 处理器类型的选择 386
8.7.2 信号处理器体系设计 389
8.7.3 信号处理器PCB拓扑设计 392
8.8 多处理器系统的数据传输和同步协调技术 394
8.8.1 多处理器系统的数据传输方式 394
8.8.2 系统工作的协调和同步方法 399
8.8.3 多处理器系统的并行流水工作 401
第9章 TS系列DSP系统设计实例 405
9.1 通信信号参数估计的例子 405
9.1.1 基于高阶循环累积量的载频估计 405
9.1.2 通信信号参数分析的硬件及软件实现 405
9.2 脉冲分选的例子 410
9.2.1 PRI变换 410
9.2.2 脉冲分选硬件和软件实现 411
9.3 通信信号监测系统设计实例 417
9.3.1 系统需求 417
9.3.2 设计思路 417
9.3.3 系统硬件设计 418
9.3.4 系统软件设计 422
9.4 链路口耦合构成多处理器系统 426
9.4.1 处理器系统组成 426
9.4.2 脉冲压缩和固定杂波对消处理 427
9.4.3 动目标检测（MTD） 428
9.4.4 恒虚警处理 430
9.5 多DSP系统的设计实例 432
9.5.1 WCDMA基带处理板功能 432
9.5.2 WCDMA基带处理板时序要求 433
9.5.3 WCDMA基带处理板硬件方案 433
参考文献 442