第1章 绪论 1
1.1集成电路的诞生和发展 2
1.2集成电路分类 4
1.3集成电路产业链 7
1.4集成电路设计与EDA技术 8
1.4.1集成电路设计 8
1.4.2集成电路设计自动化技术的发展 9
第2章 集成电路工程基础 11
2.1平面工艺基础 12
2. 1. 1薄膜的制备 12
2.1.2光刻工艺和技术 16
2. 1.3掺杂技术 18
2.2集成电路制造基本工艺流程 20
2.2.1双极型集成电路制造工艺流程 20
2. 2. 2 CMOS集成电路制造工艺流程 24
2.2.3 Bi-CMOS集成电路制造工艺简介 28
2. 3集成电路中的元件 29
2. 3. 1 NPN晶体管及其寄生效应 29
2. 3. 2 PNP晶体管及其寄生效应 36
2. 3. 3 MOS晶体管及其寄生效应 39
2. 3.4小尺寸MOS器件凸显的问题与按比例缩小理论 43
2.3.5集成电路中的二极管 48
2.3.6集成电路中的电阻器 51
2.3.7集成电路中的电容器 55
2. 3.8集成电路中的电感器 59
2.4集成电路版图设计基础 60
2.4.1版图设计规则 60
2.4.2版图布局 63
2.4.3版图布线 67
2.4.4版图验证与数据提交 67
2.4. 5版图基本优化设计技术 69
第3章 集成电路器件模型 74
3. 1二极管模型 75
3.1.1直流模型 75
3. 1.2大信号模型 76
3.1.3小信号模型 76
3.1. 4 PN结二极管温度效应 77
3. 2双极型晶体管模型 78
3.2.1 EM模型 78
3. 2. 2 GP模型 81
3. 3 MOS场效应晶体管模型 85
3.3.1 MOSFET电流方程模型 86
3.3.2 MOSFET大信号模型 87
3.3.3 MOSFET小信号模型 89
3.3.4 MOSFET二阶及高阶效应模型 91
3.4噪声模型 101
3.4.1噪声源类型 101
3.4. 2集成电路器件噪声模型 104
第4章SPICE模拟程序 108
4. 1 SPICE简介 109
4. 2 SPICE电路描述语句 109
4.2.1电路输人语句和格式 109
4. 2. 2 SPICE的输出语句和输出变量 117
4. 3 SPICE电路分析功能介绍 119
4.3.1直流分析 119
4.3. 2交流小信号分析 126
4.3.3瞬态分析 131
4. 3.4傅里叶分析 132
4.3.5通用参数扫描分析 133
4.3.6蒙特卡罗分析 133
4.3.7最坏情况分析 136
4.3.8温度分析 136
4. 3.9噪声分析 136
4.3.10其他常用的控制命令 137
第5章 双极型数字集成电路 138
5. 1简易TTL与非门 141
5.1.1工作原理 142
5.1.2电压传输特性与抗干扰能力 142
5.1.3负载能力 142
5. 1.4瞬态特性 143
5. 1. 5电路功耗 144
5. 1. 6多发射极输人晶体管设计 144
5. 2 TTL与非门的改进形式 145
5.2. 1三管单元TTL与非门 146
5.2.2四管单元TTL与非门 146
5. 2. 3五管单元TTL与非门 146
5.2.4六管单元TTL与非门 147
5. 2.5肖特基晶体管和STTL与非门 147
5. 2. 6 LSTTL和ALSTTL与非门 149
5. 3 TTL与非门的逻辑扩展 151
5. 3. 1 TTL基本门电路 152
5. 3. 2 TTL OC门电路 153
5. 3. 3 TTL三态门电路 156
5. 3. 4 TTL施密特逻辑门电路 158
5. 3. 5 TTL触发器电路 158
5. 4 TTL中大规模集成电路 163
5.4.1中大规模集成电路的结构特点 163
5. 4. 2 TTL简化逻辑门 164
5.4.3单管逻辑门电路 166
5.4.4内部简化触发器 169
5. 5 TTL集成电路版图解析 171
5. 5. 1 TTL与非门版图解析 171
5. 5. 2 LSTTL或门版图解析 173
5. 6 ECL集成电路 174
5. 6. 1 ECL基本门的工作原理 175
5. 6. 2 ECL电路的逻辑扩展 177
5. 6. 3 ECL电路版图设计特点 178
5. 7 I2 L集成电路 178
5. 7. 1 I2 L基本单元的工作原理 179
5. 7. 2 I2 L电路的逻辑组合 180
5.7.3 I2 L电路版图设计特点 180
第6章CMOS数字集成电路设计 182
6. 1 CMOS反相器 183
6.1.1工作原理 183
6.1.2直流传输特性与噪声容限 184
6.1.3瞬态特性 186
6.1.4功耗特性 188
6. 2传输门 190
6.2.1单沟MOS传输门 191
6. 2. 2 CMOS传输门 192
6. 3 CMOS基本逻辑电路 192
6.3.1标准CMOS静态逻辑门 198
6. 3.2伪NMOS逻辑与差分级联电压开关逻辑 200
6. 3. 3 CMOS三态门 201
6.3.4传输门逻辑和差动传输管逻辑 201
6. 3. 5 CMOS动态逻辑 204
6. 4 CMOS触发器 209
6. 4. 1 R-S触发器 209
6. 4. 2 D触发器 211
6. 4. 3 CMOS施密特触发器 216
6.5加法器电路 218
6.5.1全加器和半加器 218
6. 5.2逐位进位加法器 222
6. 5. 3进位选择加法器 222
6.5.4超前进位加法器 224
6. 6 MOS存储器 225
6.6.1存储器概述 225
6.6.2 MASK ROM 227
6. 6. 3可擦写ROM 235
6. 6.4随机存取存储器 238
6. 6. 5按内容寻址存储器 245
6. 7 CMOS集成电路版图设计特点 249
6.7.1抗闩锁设计 249
6.7.2抗静电设计 250
6.8集成电路实现方法 253
6.8.1全定制设计方法 253
6.8.2门阵列设计方法 254
6.8.3标准单元设计方法 255
6.8.4积木块设计方法 258
6.8.5可编程逻辑器件方法 258
第7章 模拟集成电路设计 261
7.1概述 262
7.2电流镜 263
7.2.1基本MOS电流镜 263
7.2.2共源共栅电流镜 264
7.2.3双极型电流镜 267
7. 3基准源 268
7.3.1电压基准源 269
7.3.2电流基准源 273
7. 4 CMOS单级放大器 276
7.4. 1共源极放大器 276
7.4. 2共漏极放大器 277
7.4. 3共栅极放大器 278
7.4.4共源共栅极放大器 280
7.4. 5四种典型结构的特点归纳 282
7. 5双极型单级放大器 283
7.5.1共射极放大器 284
7.5.2共集极放大器 285
7. 5. 3共基极放大器 286
7. 6差动放大器 286
7. 6. 1差动工作方式 287
7.6.2基本差动对 289
7. 6. 3共模响应 290
7. 7放大器的频率特性 290
7. 7. 1密勒效应 291
7.7. 2共源极的频率特性 292
7. 7. 3共漏极的频率特性 293
7. 7.4共栅极的频率特性 294
7. 7. 5共源共栅极的频率特性 294
7. 7. 6差动放大器的频率特性 295
7. 8噪声 295
7.8. 1噪声有关特性 296
7.8. 2电路中的噪声计算 298
7. 9运算放大器及频率补偿 298
7. 9. 1性能参数 301
7. 9.2一级运放 304
7. 9. 3两级运放 304
7. 9.4反馈及频率补偿 305
7. 10比较器 310
7. 10. 1比较器的特性 310
7.10.2比较器的类型 312
7. 10.3高速比较器的设计 314
7.11开关电容电路 315
7. 11. 1基本开关电容 315
7. 11.2基本单元 316
7. 11. 3开关电容滤波器 318
7. 12数据转换电路 319
7. 12. 1数模转换器DAC 320
7. 12.2模数转换器ADC 327
7. 13模拟电路的版图设计特点 340
7. 13. 1晶体管 340
7. 13. 2对称性 340
7. 13.3无源器件 341
7. 13.4噪声问题 342
第8章 数字集成电路自动化设计 345
8.1数字集成电路设计方法学概述 346
8.1.1层次化设计方法 346
8.1.2电子设计自动化设计流程 348
8.2 Verilog硬件描述语言 351
8. 2. 1 Verilog HDL基础 351
8. 2. 2 Verilog HDL门级建模 356
8.2.3 Verilog HDL数据流建模 358
8. 2. 4 Verilog HDL行为级建模 362
8. 2. 5 Verilog HDL层次式建模 369
8. 3设计综合 373
8.3.1行为综合 373
8. 3.2逻辑综合 374
8.3.3版图综合 378
8.4设计验证 381
8.4. 1设计验证的基本内容 381
8.4.2功能验证概述 382
8.4.3基于模拟的验证 385
8.4.4时序验证概述 392
第9章 集成电路的测试技术 393
9. 1故障模型 394
9.1.1固定型故障 394
9.1.2桥接故障 396
9. 1. 3延迟故障 396
9. 1.4IDDQ故障 397
9. 2测试向量生成 397
9. 2. 1异或法 398
9. 2. 2布尔差分法 398
9.2. 3单路径敏化法 399
9. 2. 4 D算法 399
9. 2. 5 FAN算法 399
9.3可测性设计 403
9. 3. 1专用可测性设计技术 403
9. 3. 2扫描测试技术 404
9. 3. 3内建自测试技术 404
9. 3.4边界扫描技术 406
9.4系统芯片的测试结构及标准 408
9. 4. 1 SoC测试结构 412
9.4.2内核测试标准IEEE 1500 412
第10章SoC设计概论 414
10. 1 SoC简介 418
10. 1. 1 SoC概述 419
10. 1. 2 SoC结构 419
10. 1. 3 SoC的技术特点 421
10. 2 SoC设计方法学 421
10. 2. 1 SoC设计流程 421
10.2.2基于平台的SoC设计方法 422
10. 2. 3 SoC设计自动化技术的发展 424
10. 3 IP核的设计和复用 425
10. 3. 1 IP核的几种形态 425
10. 3. 2 IP核设计和复用技术 425
10.4 SoC/IP验证技术 428
10. 4. 1 SoC验证的特点 428
10. 4. 2 SoC验证方法学 429
10.5基于片上网络互连的多核SoC 435
10. 5. 1 MPSoC简介 435
10. 5. 2 MPSoC片上通信结构的发展 435
10.5.3片上网络技术 437
10. 6 SoC技术的发展 438
10. 6. 1 SoC技术发展趋势 438
10.6.2纳米工艺制程中CMOS器件技术的发展 440
10.6.3纳米级集成电路材料和工艺设备的发展 444
参考文献 445