《基于QuartusII的计算机组成与体系结构综合实验教程》PDF下载

  • 购买积分:10 如何计算积分?
  • 作  者:杨军主编
  • 出 版 社:北京:科学出版社
  • 出版年份:2011
  • ISBN:9787030299239
  • 页数:202 页
图书介绍:本书是针对计算机科学与技术专业的计算机组成与体系结构综合课程实验设计编写的教材,突出了包括指令系统与CPU设计等在内的计算机核心部件的设计方法,以及完整计算机从无到有的设计与实验。书中采用Quatrus II实例设计方法,方便实现。

第1章绪论 1

1.1计算机系统的组成 1

1.1.1计算机硬件的组成 1

1.1.2计算机软件的组成 2

1.2计算机系统的层次结构 4

1.2.1计算机系统的多级层次结构 4

1.2.2软件与硬件的逻辑等价性 5

1.3计算机的工作过程 6

第2章QuartusⅡ8.0基本使用方法 8

2.1概述 8

2.2QuartusⅡ8.0设计流程 8

2.3QuartusⅡ设计方法 13

2.4例解Quartus1180设计 14

第3章常用基本器件设计 25

3.1寄存器设计 25

3.1.1寄存器原理图设计 25

3.1.2寄存器工作原理 26

3.1.3寄存器程序描述 26

3.1.4寄存器仿真 27

3.2移位运算器设计 28

3.2.1移位运算器原理图设计 28

3.2.2移位运算器程序描述 28

3.2.3移位运算器仿真 30

3.3加减法运算器设计 30

3.3.1加减法单元原理图设计 31

3.3.2加减单元编码 31

3.3.3多位加减法单元连接 32

3.3.4加减法运算器原理图设计 33

3.3.5加减法运算器程序描述 34

3.3.6加减法运算器仿真 38

3.4乘法运算器设计 38

3.4.1乘法阵列原理图设计 39

3.4.2乘法阵列编码 40

3.4.3有符号数乘法运算器 42

3.5同步计数器设计 45

3.5.1设备同步工作 45

3.5.2程序计数器 45

3.5.3通用计数器 48

3.6节拍器设计 51

3.6.1节拍器电路设计 51

3.6.2节拍器程序描述 51

3.6.3节拍器工作原理 54

3.7译码器设计 55

3.7.1译码器电路设计 55

3.7.2译码器程序描述 56

3.7.3选择与通断控制电路 57

3.8标志线设计 61

3.8.1累加器标志线设计 61

3.8.2数据监测标志设计 62

3.9存储器设计 62

3.9.1地址译码器设计 62

3.9.2存储单元设计 64

3.9.3 256存储单元存储器设计 66

第4章计算机设计实例 68

4.1简单计算机实验 68

4.1.1设计8位累加器A 68

4.1.2设计8位数据寄存器B 68

4.1.3设计运算器ALU 69

4.1.4设计8位输出寄存器 70

4.1.5设计4位地址寄存器MAR 70

4.1.6设计EROM 70

4.1.7设计8位指令寄存器IR 71

4.1.8设计4位程序计数器 72

4.1.9设计控制器CONT 73

4.1.10设计加减运算计算机整机结构 76

4.1.11功能仿真 77

4.1.12实验小结 79

4.2计算机整体设计 79

4.2.1计算机组成结构 79

4.2.2计算机功能设计目标 81

4.2.3确定指令系统 81

4.3总线结构设计 83

4.3.1连接存储器和运算器 83

4.3.2累加器、计数器连入总线 84

4.3.3操作数寄存器、数据寄存器、输出寄存器连入总线 85

4.4指令系统设计 86

4.4.1指令全程分析 86

4.4.2计算机指令全程表 87

4.5控制器设计 92

4.5.1控制器的基本功能和结构 92

4.5.2时序控制信号 93

4.5.3微程序控制器 95

4.5.4硬联控制器 98

4.6输入接口设备设计 99

4.6.1缓冲区接口电路 99

4.6.2操作系统的设计 101

4.7计算机总体设计 102

4.7.1顶层结构 102

4.7.2输入程序数据控制 103

4.8程序运行测试 104

4.8.1顶层文件与连接驱动程序 104

4.8.2检验程序执行 106

第5章实训项目 107

5.1运算器 107

5.1.1基本运算器实验 107

5.1.2多通路运算器与寄存器堆设计实验 110

5.1.3阵列乘法器设计实验 115

5.2存储系统 117

5.2.1FIFO先进先出存储器实验 117

5.2.2Cache控制器设计实验 119

5.3控制器 124

5.3.1时序发生器设计实验 124

5.3.2微程序控制器实验 126

5.4系统总线与总线接口 134

5.4.1系统总线和具有基本输入、输出功能的总线接口实验 134

5.4.2具有DMA控制功能的总线接口实验 139

5.5指令系统 142

5.5.1计算机系统的指令系统 142

5.5.2基于CISC技术的模型计算机设计实验 144

5.5.3基于RISC技术的模型计算机设计实验 151

5.6时间并行性为特征的计算机系统 157

5.6.1基于重叠技术的模型计算机设计实验 157

5.6.2具有三级流水的模型机设计实验 167

5.7指令并行性为特征的计算机系统 175

参考文献 184

附录实验硬件平台及软件使用说明 185

附录ATDCMA系统硬件环境 185

A1系统硬件布局图 185

A2系统实验单元电路 186

附录B软件使用说明 192

B1TDCMA软件界面窗口介绍 192

B2菜单功能介绍 194

附录C实用芯片介绍 198