第1章 处理器设计流程 1
1.1 设计定制 1
1.2 行为设计 2
1.3 物理设计 3
1.4 硅片出品 3
1.5 验证 3
1.6 实验内容安排与组织 4
1.7 实验1：FastDLX模拟器的使用 5
1.7.1 简要说明 5
1.7.2 实验目的 6
1.7.3 实验工具和平台 6
1.7.4 实验步骤 6
第2章 指令系统 10
2.1 CISC和RISC 10
2.2 DLX指令系统 11
2.2.1 DLX的寄存器 11
2.2.2 DLX的数据表示 12
2.2.3 DLX的数据寻址方式 12
2.2.4 DLX的指令格式 12
2.2.5 DLX的操作 14
2.2.6 DLX的控制指令 15
2.2.7 DLX的浮点操作 16
2.3 指令系统的改进和发展 16
2.4 实验2：DLX指令编码的优化 18
2.4.1 简要说明 18
2.4.2 实验目的 19
2.4.3 实验工具和平台 19
2.4.4 实验步骤 19
2.5 实验3：DLX汇编器的设计与实现 21
2.5.1 简要说明 21
2.5.2 实验目的 21
2.5.3 实验工具和平台 22
2.5.4 实验步骤 22
2.6 实验4：面向特定应用的指令扩展 22
2.6.1 简要说明 22
2.6.2 实验目的 23
2.6.3 实验工具和平台 23
2.6.4 实验步骤 23
第3章 逻辑设计 25
3.1 硬件描述语言 25
3.2 电子设计自动化 27
3.3 实验5：ModelSim的使用 29
3.3.1 简要说明 29
3.3.2 实验目的 30
3.3.3 实验工具和平台 30
3.3.4 实验步骤 30
3.4 实验6：寄存器文件的设计与实现 37
3.4.1 简要说明 37
3.4.2 实验目的 38
3.4.3 实验工具和平台 38
3.4.4 实验步骤 38
3.5 实验7：存储器模块设计与实现 39
3.5.1 简要说明 39
3.5.2 实验目的 40
3.5.3 实验工具和平台 40
3.5.4 实验步骤 40
第4章 流水线设计 43
4.1 DLX整数指令 43
4.2 DLX流水线 45
4.2.1 流水寄存器 46
4.2.2 取指段 47
4.2.3 译码段 48
4.2.4 执行段 49
4.2.5 访存段 50
4.2.6 写回段 51
4.2.7 多路选择器 51
4.3 改进DLX流水线的性能 52
4.3.1 减少分支开销 52
4.3.2 数据定向 53
4.4 实验8：DLX整数流水线的设计与实现 55
4.4.1 简要说明 55
4.4.2 实验目的 56
4.4.3 实验工具和平台 56
4.4.4 实验步骤 56
4.5 实验9：数据定向逻辑的设计与实现 60
4.5.1 简要说明 60
4.5.2 实验目的 60
4.5.3 实验工具和平台 60
4.5.4 实验步骤 60
第5章 高级DLX流水线设计实验 66
5.1 实验10：DLX浮点流水线 66
5.1.1 简要说明 66
5.1.2 实验目的 67
5.1.3 实验工具和平台 67
5.1.4 实验步骤 67
5.2 实验11：支持动态指令调度的记分牌算法 68
5.2.1 简要说明 68
5.2.2 实验目的 70
5.2.3 实验工具和平台 70
5.2.4 实验步骤 70
5.3 实验12：超长指令字技术 70
5.3.1 简要说明 70
5.3.2 实验目的 71
5.3.3 实验工具和平台 71
5.3.4 实验步骤 71
5.4 实验13：分支预测目标缓冲（BTB） 72
5.4.1 简要说明 72
5.4.2 实验目的 74
5.4.3 实验工具和平台 74
5.4.4 实验步骤 74
5.5 实验14：SIMD指令扩展 75
5.5.1 简要说明 75
5.5.2 实验目的 77
5.5.3 实验工具和平台 77
5.5.4 实验步骤 77
5.6 实验15：cache设计与实现 78
5.6.1 简要说明 78
5.6.2 实验目的 82
5.6.3 实验工具和平台 82
5.6.4 实验步骤 82
第6章 FPGA相关工具 83
6.1 设计准备 83
6.1.1 基本流程 83
6.1.2 ISE的启动和配置 84
6.2 基于HDL语言设计输入 85
6.2.1 创建新工程 85
6.2.2 完成HDL编写 88
6.2.3 ISE向导生成模块 89
6.3 设计仿真 90
6.3.1 添加测试激励 90
6.3.2 仿真类型选择 92
6.3.3 编译Xilinx仿真库 92
6.4 系统生成及仿真 93
6.4.1 时序约束 93
6.4.2 I/O配置 95
6.4.3 配置文件生成及后仿真 96
6.5 配置下载 97
参考文献 99