绪论 1
0.1锁相技术的发展 1
0.2锁相环的种类 3
0.3锁相环路的基本特征 3
0.4锁相技术的应用 4
0.5频率合成技术 5
第1章 锁相环路的基本工作原理 6
1.1锁定与跟踪的概念 6
1.1.1相位关系 7
1.1.2环路的工作状态 7
1.1.3环路的工作过程及性能要求 9
1.2环路的组成 10
1.2.1鉴相器 10
1.2.2环路滤波器 17
1.2.3压控振荡器 20
1.3环路的相位模型与动态方程 22
1.3.1环路的相位模型 22
1.3.2环路的动态方程 23
习题 25
第2章 锁相环路的线性性能分析 27
2.1环路的线性相位模型和传递函数 27
2.1.1线性相位模型 27
2.1.2传递函数 28
2.2环路的频率响应 30
2.2.1锁相环频率响应的概念 30
2.2.2各种锁相环的频率响应 31
2.2.3调制跟踪与载波跟踪 36
2.3环路的线性跟踪 38
2.3.1瞬态相位误差θe （t） 39
2.3.2稳态相位误差θe（∞） 43
2.3.3跟踪性能的时域指标 47
2.4环路的稳定性 50
2.4.1稳定的充要条件 50
2.4.2稳定性判据——波特准则 51
2.4.3几种环路的稳定性分析 52
2.5环路的噪声性能 58
2.5.1随机相位噪声性质 58
2.5.2环路对输入白高斯噪声的“低通”滤波特性 59
2.5.3环路对压控振荡器相位噪声的“高通”滤波特性 63
2.5.4跳周与门限 65
2.5.5采用三阶环的必要性 65
习题 66
第3章 锁相环路的非线性性能分析 69
3.1环路的非线性跟踪性能 69
3.1.1锁定时的稳态相差 69
3.1.2同步带△ωH 71
3.1.3最大同步扫描速率 71
3.1.4最大频率阶跃量 72
3.2一阶环的捕获性能 72
3.2.1 △ωo ＜K时的捕获与锁定 73
3.2.2 △ωo ＞K时的失锁状态 74
3.2.3 △ωo=K时的临界状态 76
3.3二阶环的捕获性能 78
3.3.1相图及其特性 78
3.3.2捕获带与快捕带 79
3.3.3捕获时间 80
3.4辅助捕获方法 82
3.4.1人工电调 83
3.4.2自动扫描 83
3.4.3辅助鉴频 84
3.4.4变带宽 85
3.4.5变增益 86
习题 86
第4章 频率合成的基本技术 88
4.1频率合成技术概述 88
4.1.1频率合成技术的基本概念 88
4.1.2频率合成的基本方法 88
4.1.3频率合成器的主要技术指标 89
4.2频率合成器的主要实现部件 92
4.2.1混频器——实现频率的加和减 92
4.2.2倍频器——实现频率的乘 93
4.2.3分频器——实现频率的除 94
4.3直接频率合成 97
4.3.1强制法 98
4.3.2谐波法 98
4.3.3双混频法 99
4.3.4三混频法 99
4.3.5双混频-分频法 100
习题 101
第5章 锁相频率合成器 103
5.1单环锁相频率合成器 103
5.1.1单环锁相频率合成器的工作原理 103
5.1.2单环锁相频率合成器的性能分析 104
5.1.3单环锁相频率合成器的缺陷及改进 105
5.2变模分频频率合成器 107
5.3多环频率合成器 110
5.3.1后置分频器的锁相频率合成器 110
5.3.2双环频率合成器 110
5.3.3三环频率合成器 111
5.4小数分频频率合成器 112
5.4.1基本工作原理 112
5.4.2组成框图及工作过程 113
5.4.3小数分频杂散的产生及其校正 114
5.4.4具有Σ△调制的小数分频频率合成器 117
习题 121
第6章 锁相频率合成器的设计与实现 122
6.1二阶锁相频率合成器的一般设计步骤 122
6.1.1设计步骤 122
6.1.2设计实例 125
6.2单片集成锁相环组成的频率合成器设计 127
6.2.1单片集成锁相环的分类及特点 127
6.2.2单片集成锁相环实现的频率合成器 128
6.3集成锁相频率合成器及其应用电路设计 130
6.3.1 MC145106中规模集成锁相频率合成器 131
6.3.2 MC145146大规模集成锁相频率合成器 135
6.3.3 MC145152大规模集成锁相频率合成器 139
6.3.4 MC145156大规模集成锁相频率合成器 142
6.4高阶锁相频率合成器的设计 145
6.4.1高阶锁相环的稳定性分析 145
6.4.2采用无源超前-滞后环路滤波器的三阶环的设计步骤 148
6.4.3采用74HC4060的三阶环的设计 149
6.5采用ADF4153的小数分频频率合成器设计 150
6.5.1 ADF4153的内部结构及工作原理 151
6.5.2采用ADF4153的小数分频频率合成器的设计 157
习题 164
第7章 频率合成器的相位噪声 166
7.1相位噪声的基本概念 166
7.1.1相位噪声 166
7.1.2相位噪声功率谱密度 166
7.1.3相位噪声的四则运算 171
7.2频率合成器的寄生输出 172
7.2.1环路对杂散干扰的滤除能力 172
7.2.2减小杂散干扰输出的方法 175
7.3频率合成器的输出相位噪声 178
7.3.1频率合成器的噪声来源 178
7.3.2振荡器的噪声 178
7.3.3触发相位噪声 179
7.3.4环路输出的噪声响应 180
7.3.5环路最佳参数的选择 182
习题 183
第8章 直接数字频率合成器 184
8.1直接数字频率合成的原理与性能 184
8.1.1斜升波合成 184
8.1.2正弦波合成-直接数字频率合成的基本原理 186
8.2直接数字频率合成器的噪声分析 195
8.2.1量化噪声 195
8.2.2 D/A转换器和输出滤波器所引起的信噪比 195
8.3集成DDS芯片介绍和设计实例 196
8.3.1 DDS系列芯片简介 196
8.3.2 AD9830 50MHz CMOS DDS电路 196
8.3.3 AD9851 180MHz CMOS DDS/DAC电路 199
8.3.4 AD9858 1GSPS DDS电路 207
习题 225
第9章 锁相与频率合成技术的发展 228
9.1 DDS+PLL的频率合成器 228
9.1.1环外插入混频器的DDS+PLL频率合成器电路 228
9.1.2环内插入混频器的DDS+PLL频率合成器电路 229
9.1.3 DDS激励PLL的频率合成器电路 230
9.2全数字锁相环 231
9.2.1全数字鉴相器 232
9.2.2全数字环路滤波器 236
9.2.3数控振荡器DCO 240
9.2.4全数字锁相环路举例 242
9.3软件锁相环 244
9.3.1软件锁相环（SPLL）设计的基本方法 244
9.3.2软件锁相环的Z域模型 244
9.3.3软件锁相环的参数设置 247
习题 248
附录 相关器件介绍 249
参考文献 259