目录 167
第1章 绪论 167
1.1 MOS晶体管技术回顾 168
1.2 按比例缩小理论和主要限制 170
1.3 从单栅结构到双栅结构 171
1.4 从二维结构到三维结构 174
1.5 本研究的主要内容和创新点 175
参考文献 177
第2章 三维CMOS集成技术概念 183
2.1 引言 183
2.2 自对准三维CMOS结构的提出 184
2.3 相关技术课题 186
参考文献 188
第3章 自对准背栅MOS晶体管技术研究 190
3.1 引言 191
3.2 背栅MOS晶体管结构分析 193
3.3 全自对准背栅MOS晶体管的制作 195
3.4 自对准背栅多晶硅薄膜晶体管的制作 199
3.5 器件测试结果与讨论 201
3.6 多晶硅上高质量背栅氧化层的生长 209
3.7 非自对准结构对深亚微米器件性能影响的模拟 212
3.8 小结 216
参考文献 216
第4章 单晶粒上自对准双栅MOS晶体管制作技术研究 220
4.1 引言 221
4.2 单晶粒硅膜制备技术 221
4.3 自对准双栅MOS晶体管的制作 226
4.4 实验结果与讨论 229
4.5 多栅／多体MOS晶体管概念 232
4.6 小结 234
参考文献 235
第5章 可电分离自对准双栅MOS晶体管技术和应用研究 237
5.1 引言 237
5.2 动态阈值电压概念 239
5.3 功耗评估及比较 240
5.4 自对准ESDG MOS晶体管制作技术 242
5.5 结果与讨论 245
5.6 小结 251
参考文献 251
第6章 自对准三维CMOS电路的实现 253
6.1 引言 253
6.2 自对准三维CMOS反相器制作过程 254
6.3 实验结果与讨论 257
6.4 小结 260
参考文献 260
第7章 自对准双栅薄膜晶体管技术研究 262
7.1 引言 263
7.2 理想双栅薄膜晶体管的结构特征 264
7.3 自对准工艺和器件制作 267
7.4 结果与讨论 270
7.5 自对准双栅薄膜晶体管的LDD技术 277
参考文献 284
7.6 小结 284
第8章 漂移区为线性掺杂的高压薄膜SOI器件的研究 288
8.1 引言 288
8.2 SOI器件的RESURF原理 289
8.3 线性掺杂漂移区的设计 291
8.4 SOI LDMOS晶体管的制作 295
8.5 结果与分析 297
参考文献 301
8.6 小结 301
第9章 新型亚50 nm硅栅制作技术研究 303
9.1 引言 303
9.2 实验 304
9.3 结果与讨论 309
9.4 小结 311
参考文献 311
第10章 总结 313