第一章 数制与编码 1
1.1 进位计数制 1
目录 1
1 2 数制转换 4
1.2.1 二进制数转换成十进制数 5
1.2.2 十进制数转换成二进制数 5
1.2.3 2n进制之间数的转换 7
1.3 带符号数的代码表示 8
1.3.1 真值与机器数 8
1.3.2 原码 9
1.3.3 反码 10
1.3.4 补码 10
1.3.6 机器数的加减运算 11
1.3.5 原码、反码和补码的相互转换 11
1.3.7 十进制数的补数 14
1.4 数的定点表示和浮点表示 16
1.4.1 定点数 16
1.4.2 浮点数 16
1.5 编码 17
1.5.1 十进制数的二进制编码 18
1.5.2 可靠性编码 19
1.5.3 字符代码 20
习题一 22
第二章 逻辑代数基础 23
2.1 逻辑代数的基本概念 23
2.1.1 逻辑变量 23
2.1.2 逻辑运算 24
2.1.3 逻辑函数及逻辑函数间的相等 26
2.1.4 真值表 28
2.2 逻辑代数的公理、定理及规则 28
2.2.1 逻辑代数的公理和基本定理 28
2.2.2 逻辑代数的重要规则 31
2.3 逻辑函数的表示形式 34
2.3.1 逻辑函数的基本形式 34
2.3.2 最小项与最大项 34
2.3.3 逻辑函数的标准形式 37
2.4 逻辑函数的化简 40
2.4.1 逻辑函数的代数化简法 41
2.4.2 逻辑函数的卡诺图化简法 43
2.4.3 逻辑函数化简中两个实际问题的考虑 51
习题二 54
第三章 组合逻辑电路 56
3.1 逻辑门电路的逻辑符号及外部特性 56
3.1.1 简单门电路 57
3.1.2 复合门电路 58
3.1.3 逻辑门电路的性能指标 62
3.2 逻辑函数的变换及其实现 64
3.2.1 逻辑函数的“与非”门实现 64
3.2.2 逻辑函数的“或非”门实现 66
3.2.3 逻辑函数的“与或非”门实现 67
3.2.4 逻辑函数的“异或”门实现 68
3.3 组合逻辑电路的分析 68
3.4 组合逻辑电路的设计 71
3.4.1 单输出组合逻辑电路的设计 72
3.4.2 多输出组合逻辑电路的设计 76
3.5 组合逻辑电路的竞争与险象 81
3.5.1 传输时延及影响 82
3.5.2 竞争现象与险象的产生 82
3.5.3 险象的判别 84
3.5.4 险象的消除 85
习题三 87
第四章 同步时序逻辑电路 89
4.1 同步时序逻辑电路模型 89
4.1.1 框图表示法 89
4.1.2 状态表和状态图 90
4.2.1 R-S触发器 93
4.2 触发器的基本类型及其状态描述 93
4.2.2 D触发器 96
4.2.3 J-K触发器 97
4.2.4 T触发器 98
4.3 同步时序逻辑电路的分析 99
4.4 同步时序逻辑电路的设计 103
4.4.1 建立原始状态图 104
4.4.2 状态简化 108
4.4.3 状态编码 116
4.4.4 选定触发器，求出激励函数和输出函数表达式 119
4.4.5 画逻辑电路图 121
4.5 同步时序逻辑电路设计举例 121
习题四 130
5.1 异步时序逻辑电路模型 132
第五章 异步时序逻辑电路 132
5.2 脉冲异步时序逻辑电路 133
5.2.1 脉冲异步时序逻辑电路的分析………………………………………………………（13？）5.2.2 脉冲异步时序逻辑电路的设计………………………………………………………（13？）5.3 电平异步时序逻辑电路 140
5.3.1 电平异步时序逻辑电路的分析 142
5.3.2 电平异步时序逻辑电路的竞争现象 144
习题五 149
第六章 采用中、大规模集成电路的逻辑设计 151
6.1 应用功能模块进行逻辑设计 151
6.1.1 多路选择器 152
6.1.2 译码器 157
6.1.3 加法器 160
6.1.4 数值比较器 165
6.1.5 寄存器 169
6.1.6 计数器 172
6.2 应用存贮器进行逻辑设计 174
6.2.1 存贮器的组成与分类 174
6.2.2 只读存贮器 176
6.3 应用可编程逻辑阵列进行逻辑设计 180
习题六 184
第七章 数字系统设计 186
7.1 概述 186
7.2 寄存器传送语言 187
7.3 运算电路 192
7.4 控制电路 197
习题七 200
参考文献 201
学习指导与实验 203