目录 1
译者序 1
前言 1
第1章 概论 1
1.1 集成电路的短暂历程 1
1.2 本书提要 5
1.3 MOS晶体管 6
1.4 CMOS逻辑 8
1.5 CMOS的制作和版图设计 20
1.6 设计划分 30
1.7 设计实例：一个简单的MIPS微处理器 33
1.8 逻辑设计 39
1.9 电路设计 42
1.10 物理设计 45
1.11 设计验证 52
1.12 制造、封装和测试 53
本章小结 54
习题 55
第2章 MOS晶体管理论 58
2.1 引言 58
2.2 理想的I-V特性 61
2.3 C-V特性 64
2.4 非线性I-V效应 70
2.5 直流传输特性 78
2.6 开关级RC延迟模型 86
2.7 常见误区 89
本章小结 90
习题 91
第3章 CMOS工艺技术 93
3.1 引言 93
3.2 CMOS技术 93
3.3 版图设计规则 103
3.4 CMOS工艺增强技术 113
3.5 与工艺相关的CAD问题 123
3.6 有关制造问题 125
3.7 常见误区 127
3.8 历史透视 128
本章小结 128
习题 128
第4章 电路表征及性能评价 130
4.1 引言 130
4.2 延迟估算 130
4.3 逻辑功效与晶体管缩放 143
4.4 功耗 155
4.5 互连 162
4.6 布线工程 181
4.7 设计容限 191
4.8 可靠性 197
4.9 按比例缩小 203
4.10 常见误区 213
4.11 历史透视 215
本章小结 219
习题 220
5.1 概述 225
第5章 电路模拟 225
5.2 SPICE模拟器简介 226
5.3 器件模型 238
5.4 描述器件特性 243
5.5 电路特性的表征 254
5.6 互连模拟 260
5.7 常见误区 263
本章小结 265
习题 266
6.1 引言 267
第6章 组合电路设计 267
6.2 电路系列 268
6.3 电路缺陷 294
6.4 其他电路系列 301
6.5 低功耗逻辑设计 307
6.6 各种电路系列的比较 309
6.7 SOI电路设计 310
6.8 常见误区 314
6.9 历史透视 316
本章小结 317
习题 318
第7章 时序电路设计 322
7.1 引言 322
7.2 静态电路的时序控制 322
7.3 锁存器和触发器的电路设计 337
7.4 静态时序元件设计方法学 347
7.5 动态电路的时序控制 356
7.6 同步器 378
7.7 行波流水 387
7.8 常见误区 388
7.9 案例分析：Pentium 4和Itanium 2的时序控制策略 389
本章小结 393
习题 395
第8章 设计方法学和工具 398
8.1 引言 398
8.2 结构化设计策略 400
8.3 设计方法 413
8.4 设计流程 432
8.5 设计经济学 446
8.6 数据表和文档 452
8.7 缩小ASIC设计和定制设计之间的差距 454
8.8 CMOS物理设计风格 457
8.9 交换格式 464
8.10 历史透视 469
8.11 常见误区 469
习题 469
第9章 测试和验证 471
9.1 引言 471
9.2 测试器、测试夹具和测试程序 477
9.3 逻辑验证原理 481
9.4 硅片调试原理 485
9.5 制造测试原理 488
9.6 可测性设计 493
9.7 边界扫描 506
9.8 SOC测试 517
9.9 混合信号测试 519
9.10 可靠性测试 520
9.11 大学环境中的测试 521
9.12 常见误区 522
本章小结 528
习题 529
第10章 数据通路子系统 530
10.1 引言 530
10.2 加法／减法 530
10.3 1/0检测器 567
10.4 比较器 568
10.5 计数器 570
10.6 布尔逻辑运算 573
10.7 编码 573
10.8 移位器 577
10.9 乘法 579
10.10 前置并行计算 591
10.11 常见误区 594
10.12 历史透视 594
习题 595
本章小结 595
第11章 阵列子系统 597
11.1 引言 597
11.2 SRAM 599
11.3 DRAM 615
11.4 只读存储器 620
11.5 顺序存取存储器 625
11.6 按内容寻址存储器 627
11.7 可编程逻辑阵列 629
11.9 历史透视 636
11.8 阵列的成品率、可靠性和自测试 636
本章小结 637
习题 638
第12章 专用子系统 640
12.1 引言 640
12.2 封装 640
12.3 电源分布 644
12.4 I/O 655
12.5 时钟 660
12.6 模拟电路 679
12.7 常见误区 707
12.8 历史透视 708
本章小结 710
习题 710
附录A Verilog 712
A.1 概述 712
A.2 基于连续赋值语句的行为级建模 713
A.3 基本结构 715
A.4 基于always语句块的行为级建模 720
A.5 有限状态机 731
A.6 参数化模块 735
A.7 结构原语 736
A.8 测试程序 737
A.9 常见误区 739
A.10 实例：MIPS处理器 748
附录B VHDL 755
B.1 概述 755
B.2 基于并发信号赋值的行为级建模 755
B.3 基本结构 759
B.4 基于process语句的行为级建模 765
B.5 有限状态机 772
B.6 参数化模块 775
B.7 实例：MIPS处理器 777