目录 3
第1部分 3
第1章 VHDL语言基础 3
1.1 概述 3
1.1.1 硬件描述语言的诞生 3
1.1.2 HDL语言的种类 4
1.1.3 VHDL语言上机操作条件 5
1.2 VHDL程序的实体 5
1.2.1 实体的组成 7
1.2.3 端口说明 8
1.2.2 类型说明（可选） 8
1.2.4 实体说明部分 10
1.3 VHDL程序的结构体 10
1.3.1 结构体命名 11
1.3.2 信号定义 11
1.3.3 结构体的行为描述法 13
1.3.4 结构体的数据流描述法 14
1.3.5 结构体的结构化描述法 15
1.4 小结 16
1.5 习题 17
2.1.2 扩展标识符 18
2.1.1 短标识符 18
2.1 标识符 18
第2章 VHDL词法基础 18
2.2 对象 19
2.2.1 常量 20
2.2.2 变量 21
2.2.3 信号 21
2.2.4 文件 22
2.3 数据类型 22
2.3.1 标准定义的数据类型 23
2.3.2 用户定义的数据类型 25
2.4.2 用函数法实现类型转换 28
2.4.1 用类型标记法实现类型转换 28
2.4 类型转换 28
2.4.3 用常数实现类型变换 29
2.4.4 数据类型的限定 29
2.4.5 IEEE标准数据类型 29
2.5 词法单元 30
2.5.1 注释 30
2.5.2 数字 30
2.5.3 字符、字符串和位串 31
2.6 运算操作符 32
2.6.1 逻辑运算符 32
2.6.2 算术运算符 32
2.6.3 关系运算符 33
2.6.5 操作符的运算优先级 34
2.6.4 并置运算符 34
2.7 小结 35
2.8 习题 36
第3章 VHDL语法基础 37
3.1 顺序语句 37
3.1.1 IF语句 37
3.1.2 CASE语句 40
3.1.3 LOOP语句 42
3.1.4 REPORT语句 45
3.2 并行语句 45
3.2.1 变量赋值语句 46
3.2.2 信号代入语句 47
3.2.3 进程语句（process） 50
3.2.4 模块语句（block） 55
3.2.5 过程语句（procedure） 60
3.2.6 函数语句（function） 62
3.2.7 并行断言语句（assert） 64
3.2.8 参数传递语句（generic） 65
3.2.9 元件调用语（component） 67
3.2.10 端口映射语句（port map） 67
3.2.11 生成语句（generate） 68
3.3 命名规则及注释 71
3.4 小结 72
3.5 习题 72
4.2.1 库的概念及语法 73
4.2 库 73
第4章 VHDL程序设计基础 73
4.1 层次化设计方法 73
4.2.2 库的分类 74
4.3 程序包 75
4.3.1 程序包说明 76
4.3.2 程序包体 77
4.3.3 常用程序包 79
4.4 文件输入／输出程序包 86
4.4.1 TEXTIO程序包的语法 86
4.4.2 TEXTIO程序包中的过程函数 86
4.4.3 TEXTIO程序包的调用 88
4.5.1 构造元件 90
4.5 元件库 90
4.5.2 程序打包 96
4.5.3 构建元件库 97
4.5.4 元件的调用 98
4.6 元件的配置 99
4.6.1 默认连接和默认配置 100
4.6.2 元件配置 102
4.6.3 端口映射 104
4.7 块的配置 105
4.8 参数指定 108
4.8.1 在结构体中作参数指定 108
4.8.2 在配置说明中作参数指定 109
4.9 子程序调用和重载 112
4.9.1 函数调用 113
4.9.2 过程调用 114
4.9.3 子程序重载 115
4.9.4 运算符重载 118
4.9.5 别名（替换名） 120
4.10 子程序变量 120
4.11 小结 122
4.12 习题 122
5.1.1 门电路 123
5.1 组合逻辑设计 123
第5章 VHDL程序设计实践 123
5.1.2 编码器的设计 124
5.1.3 译码器的设计 127
5.1.4 加法器的设计 128
5.2 时序逻辑电路设计 130
5.2.1 时钟信号的VHDL描述方法 130
5.2.2 时序电路中复位信号Reset的VHDL描述方法 132
5.3 触发器的设计 133
5.4 寄存器的设计 137
5.4.1 8位通用寄存器 137
5.4.2 串入／串出移位寄存器 137
5.5.1 同步计数器 139
5.5 计数器的设计 139
5.5.2 可逆计数器 140
5.5.3 具有数据加载、进位控制的同步计数器 142
5.6 状态机的设计 144
5.6.1 Moore型状态机的设计 144
5.6.2 状态机的建立过程 145
5.6.3 状态机的复位 147
5.6.4 状态机信号输出方法 153
5.6.5 Mealy型状态机的设计 158
5.6.6 容错状态机的设计 159
5.7 4位微处理器设计 161
5.7.1 设计目标的层次化分解 161
5.7.2 构造微处理器基本元件 162
5.8 小结 171
5.9 习题 172
第6章 用VHDL语言进行集成电路设计 173
6.1 概论 173
6.1.1 电子设计技术的进展 174
6.1.2 EDA工程的实现载体——FPGA器件 176
6.1.3 EDA工程的设计语言——VHDL语言 177
6.2 设计描述和系统建模 178
6.2.1 IP设计和SOC设计 178
6.2.2 软IP核与硬IP核 181
6.2.3 设计复用方法 182
6.3 设计综合 183
6.3.1 高层次综合概述 184
6.3.2 高层次综合的范畴 185
6.4 设计仿真 188
6.4.1 仿真的概念 188
6.4.2 仿真的层次 190
6.4.3 仿真系统的组成 190
6.4.4 常用仿真方法 191
6.5 集成系统设计方法 192
6.5.1 片上系统概念 192
6.5.2 片上系统的设计方法 193
6.5.3 可编程系统芯片的设计 195
6.5.4 片上系统的测试方法 199
6.5.5 片上系统设计的关键问题 201
6.6 集成电路设计的实验室实现方法 203
6.6.1 基于VHDL的设计描述 203
6.6.2 基于FPGA器件的实现载体 204
6.6.3 设计的实验室实现流程 206
6.7 集成电路的版图设计 207
6.7.1 物理设计 207
6.7.2 设计规则 208
6.7.3 CMOS电路工艺基础 210
6.7.4 集成电路版图全定制设计方法 212
6.7.5 版图综合（layout synthesis） 212
6.8.1 半导体产业模式的转变 214
6.8 集成电路设计的工业实现 214
6.8.2 无晶圆厂的ASIC公司 215
6.8.3 制造代工业（fountry） 216
6.8.4 IP设计业（chipless） 217
6.8.5 设计代工业（design foundry） 217
6.8.6 设计服务业（design service） 218
6.9 多项目晶圆流片 221
6.9.1 多项目晶圆的概念 221
6.9.2 多项目晶圆的实施过程 224
6.9.3 多项目晶圆的发展 226
6.10 小结 227
6.11 习题 228
7.1 集成电路和系统芯片实验教学大纲 231
第2部分 231
第7章 VHDL程序设计实验上机指导 231
7.2 演示实验1 EDA工具使用 233
7.3 演示实验2 集成电路设计开发系统的使用 238
7.4 实验3 集成电路波形仿真 243
7.5 实验4 组合逻辑设计 245
7.6 实验5 数码管译码驱动电路设计 245
7.7 实验6 时序电路设计 249
7.8 实验7 时间显示芯片设计 250
7.9 实验8 片上系统设计 253
7.10 小结 255
附录 实验7 timerc.vhd程序设计参考 256