目录 1
第1章 数字系统的基本原理 1
1.1 数字电子学与模拟电子学 2
1.2 数字逻辑电平 3
1.3 二进制系统 4
1.3.1 进位计数表示 4
1.3.2 二进制输入 5
1.3.3 十进制数到二进制数的转换 9
1.3.4 二进制小数 11
1.4 十六进制系统 13
1.4.1 十六进制计数规则 13
1.4.2 十六进制数到十进制数的转换 15
1.4.3 十进制数到十六进制数的转换 15
1.4.4 十六进制数与二进制数的相互转换 16
1.5 数字波形 17
1.5.1 周期波形 17
1.5.2 非周期波形 18
1.5.3 脉冲波形 19
1.6 小结 22
1.7 术语 23
1.8 习题 24
1.9 思考题答案 28
第2章 逻辑函数与逻辑门 29
2.1 基本逻辑函数 30
2.1.1 非、与以及或函数 30
2.1.2 有效电平 36
2.2 逻辑开关和发光二极管指示器 37
2.2.1 逻辑开关 37
2.2.2 发光二极管指示器 38
2.3 导出的逻辑函数 40
2.3.1 与非（NAND）函数和或非（NOR）函数 40
2.3.2 多输入与非门和多输入或非门 42
2.3.3 异或（XOR）以及异或非（XNOR）函数 42
2.4 德摩根（DeMorgan）定理和逻辑门的等效形式 44
2.5 逻辑门的使能和禁止特性 48
2.5.1 与门和或门 49
2.5.2 与非门和或非门 51
2.5.3 异或门和异或非门 52
2.5.4 三态缓冲器 53
2.6 集成电路逻辑门 55
2.7 小结 60
2.8 术语 61
2.9 习题 65
2.10 思考题答案 69
第3章 布尔代数和组合逻辑 70
3.1 布尔表达式、逻辑图和真值表 70
3.1.1 由逻辑图得到布尔表达式 71
3.1.2 由布尔表达式得到逻辑图 74
3.1.3 由逻辑图或布尔表达式得到真值表 77
3.2 SOP和POS模式 79
3.3 布尔代数定理 86
3.3.1 交换律、结合律和分配律 86
3.3.2 单变量定理 88
3.3.3 多变量定理 93
3.4 化简SOP和POS表达式 99
3.5 用卡诺图方法化简 104
3.5.1 两变量卡诺图 106
3.5.2 三变量和四变量卡诺图 107
3.5.3 沿卡诺图的外边对单元分组 108
3.5.4 由真值表得到卡诺图 109
3.5.5 卡诺图中的多个组 110
3.5.6 重叠分组 111
3.5.7 最简条件 113
3.5.8 使用卡诺图对部分化简的电路进一步化简 114
3.5.9 无关状态 117
3.5.10 POS表达式化简 120
3.6 小结 122
3.7 术语 123
3.8 习题 124
3.9 思考题答案 140
第4章 可编程逻辑器件和MAX+PLUSⅡ简介 142
4.1 什么是可编程逻辑器件 143
4.2 用MAX+PLUS Ⅱ对PLD进行编程 145
4.3 图形设计文件 146
4.3.1 输入元件 147
4.3.2 连接元件 150
4.3.3 指定引脚名称 152
4.4 编译MAX+PLUS Ⅱ文件 152
4.5 层次化设计 154
4.5.1 默认符号以及用户元件库 155
4.5.2 创建设计层次 157
4.6 文本设计文件（VHDL） 158
4.6.1 实体和结构体 158
4.6.2 MAX+PLUS Ⅱ中的VHDL模板 163
4.6.3 集成VHDL和图形设计元件 164
4.7 创建物理设计 165
4.7.1 分配引脚号 165
4.7.2 在Altera UP-1电路板上对CPLD进行编程 167
4.7.3 MAX+PLUS Ⅱ编程器 169
4.8 小结 171
4.9 术语 173
4.10 习题 176
第5章 组合逻辑函数 180
5.1 译码器 181
5.1.1 单逻辑门译码器 181
5.1.2 多输出译码器 183
5.1.3 2-4译码器的仿真 186
5.1.4 VHDL二进制译码器 190
5.1.5 MAX+PLUS Ⅱ报告文件 194
5.1.6 7段译码器 195
5.2 编码器 203
5.2.1 优先编码器 204
5.2.2 VHDL优先编码器 206
5.2.3 BCD码优先编码器 208
5.3 多路选择器 209
5.3.1 时变信号的多路选择 211
5.3.2 多路选择器的VHDL实现 212
5.3.3 多路选择器的应用 214
5.4 多路输出选择器 221
5.4.1 时分复用信号的多路输出选择 222
5.4.2 CMOS模拟多路选择器／多路输出选择器 224
5.5 数值比较器 226
5.6 奇偶产生器和校验器 232
5.7 小结 237
5.8 术语 239
5.9 习题 241
5.10 思考题答案 245
第6章 数字运算与运算电路 247
6.1 数字运算 248
6.2 有符号二进制数的表示 251
6.2.1 原码形式 251
6.2.2 反码形式 251
6.2.3 补码形式 252
6.3 有符号二进制运算 252
6.3.1 有符号加法 252
6.3.2 减法 253
6.3.3 负的和或差 254
6.3.4 有符号数的值域 254
6.3.5 符号位溢出 256
6.4 十六进制运算 258
6.4.1 十六进制加法 259
6.4.2 十六进制减法 260
6.5 数字和字符代码 261
6.5.1 BCD码 261
6.5.2 格雷码 263
6.5.3 ASCII码 264
6.6 二进制加法器和减法器 266
6.6.1 全加器和半加器 266
6.6.2 并行二进制加法／减法器 272
6.6.3 使用VHDL元件实现并行加法器 275
6.6.4 溢出检测 284
6.7 BCD码加法器 287
6.7.1 进位输出 289
6.7.2 和的修正 289
6.7.3 多位数字BCD码加法器 291
6.8 MAX+PLUSⅡ中的进位产生 292
6.9 小结 295
6.10 术语 298
6.11 习题 300
6.12 思考题答案 305
第7章 时序逻辑电路 306
7.1 锁存器 307
7.2 NAND/NOR锁存器 310
7.2.1 NAND锁存器的操作 311
7.2.2 锁存器用作开关反跳器 317
7.3 门控锁存器 320
7.3.1 门控SR锁存器 320
7.3.2 透明式锁存器（门控D锁存器） 322
7.3.3 用MAX+PLUSⅡ实现D锁存器 323
7.3.4 VHDL中的多位锁存器 326
7.4 边沿触发D触发器 328
7.5 边沿触发的JK触发器 332
7.5.1 同步和异步电路 335
7.5.2 异步输入（预置和清零） 337
7.6 边沿触发的T触发器 340
7.7 时序参数 341
7.8 小结 343
7.9 术语 345
7.10 习题 346
7.11 思考题答案 357
第8章 可编程逻辑电路 359
8.1 可编程SOP阵列 360
8.2 PAL熔丝矩阵和组合输出逻辑 362
8.3 极性可编程的PAL输出 367
8.4 寄存器输出的PAL器件 370
8.5 通用PAL和通用阵列逻辑（GAL） 373
8.5.1 PALCE16V8 374
8.5.2 GAL22V10 377
8.6 MAX7000S CPLD 379
8.7 FLEX10K CPLD 381
8.8 小结 386
8.9 术语 387
8.10 习题 389
第9章 计数器与移位寄存器 392
9.1 数字计数器的基本概念 393
9.1.1 状态转移图 394
9.1.2 比特数和最大系数 395
9.1.3 计数序列表和时序图 395
9.2 同步计数器 398
9.2.1 同步计数器的分析 399
9.2.2 确定一个同步计数器的系数 402
9.3 同步计数器的设计 404
9.3.1 典型设计方法 404
9.3.2 触发器激励表 405
9.3.3 模12同步计数器的设计 405
9.4 二进制计数器的VHDL编程 411
9.4.1 计数器的行为描述 412
9.4.2 VDHL中的LPM计数器 413
9.5.1 并行载入 415
9.5 同步计数器的控制选项 415
9.5.2 计数使能 420
9.5.3 双向计数器 421
9.5.4 计数器输出的译码 423
9.6 采用VHDL编写可预置双向计数器 426
9.6.1 行为描述 427
9.6.2 LPM计数器 430
9.7 移位寄存器 435
9.7.1 串行移位寄存器 436
9.7.2 双向移位寄存器 440
9.7.3 带并行载入功能的移位寄存器 441
9.8 用VHDL编写移位寄存器 443
9.8.1 结构化设计 444
9.8.2 数据流设计 446
9.8.3 行为描述设计 447
9.8.4 指定位数的移位寄存器 448
9.8.5 LPM移位寄存器 451
9.9 移位寄存计数器 455
9.9.1 环形计数器 455
9.9.2 Johnson计数器 458
9.10 小结 463
9.11 术语 465
9.12 习题 467
9.13 思考题答案 473
第10章 状态机设计 475
10.1 状态机 475
10.2 不带控制输入的状态机 477
10.2.1 经典设计方法 477
10.2.2 状态机的VHDL设计 480
10.3 带控制输入的状态机 483
10.3.1 设计带控制输入状态机的经典方法 484
10.3.2 用VHDL实现带控制输入的状态机 487
10.4 常开按键的开关反跳器 492
10.4.1 基于4位移位寄存器的开关反跳器 492
10.4.2 通过行为描述设计的开关反跳电路 495
10.5 状态机的无用状态 498
10.6 交通灯控制器 504
10.7 小结 506
10.9 习题 507
10.8 术语 507
10.10 思考题答案 512
第11章 逻辑门电路 514
11.1 逻辑门电路的电特性 515
11.2 传输延时 519
11.3 扇出 521
11.4 功耗 526
11.4.1 TTL器件的功耗 527
11.4.2 高速CMOS器件中的功耗 529
11.5 噪声容限 531
11.6 TTL与CMOS门的交互 533
11.6.1 高速CMOS驱动74LS 534
11.6.2 74LS驱动74HC 534
11.6.3 74LS驱动74HCT 534
11.6.4 74LS驱动低电压CMOS 534
11.7 TTL门内部电路 535
11.7.1 作为逻辑器件的双极型晶体管 536
11.7.2 TTL集电极开路反相器和与非门 538
11.7.3 集电极开路的应用 544
11.7.4 推挽输出极 548
11.7.5 三态门 554
11.7.6 其他基础的TTL门 555
11.8 MOS逻辑门内部电路 557
11.8.1 MOSFET结构 558
11.8.2 MOS晶体管偏置要求 559
11.8.3 COMS反相器 561
11.8.4 CMOS与非门／或非门 562
11.8.5 CMOS与门和或门 565
11.8.6 CMOS传输门 566
11.9 TTL和CMOS的变体 567
11.9.1 TTL逻辑器件系列 568
11.9.2 CMOS逻辑器件系列 570
11.10 小结 572
11.11 术语 575
11.12 习题 578
11.13 思考题答案 583
第12章 模拟电路与数字电路的连接 585
12.1 模拟信号和数字信号 586
12.2 数模转换 591
12.2.1 加权型电阻D/A转换器 593
12.2.2 R-2R梯形D/A转换器 595
12.2.3 集成电路D/A转换器MC1408 598
12.2.4 DAC性能说明 607
12.3 模数转换 610
12.3.1 并行A/D转换器 610
12.3.2 逐次逼近A/D转换器 612
12.3.3 双斜率A/D转换器 615
12.3.4 采样保持电路 620
12.3.5 采样频率和混叠现象 621
12.4.1 ADC的CPLD接口 624
12.4 数据采集 624
12.4.2 基于CPLD的数据采集网络 629
12.5 小结 631
12.6 术语 633
12.7 习题 635
12.8 思考题答案 640
第13章 存储器件与系统 641
13.1 存储器的基本概念 642
13.1.1 地址和数据 642
13.1.3 存储容量 645
13.1.2 RAM和ROM 645
13.1.4 控制信号 647
13.2 随机存取存储器 648
13.2.1 静态RAM单元 649
13.2.2 静态RAM单元阵列 651
13.2.3 动态RAM单元 653
13.3 只读存储器（ROM） 655
13.3.1 掩模编程ROM 655
13.3.2 可擦除可编程只读存储器EPROM 656
13.3.3 电可擦除可编程只读存储器EEPROM 660
13.3.4 闪存 661
13.4 顺序存储器：FIFO和LIFO 663
13.5 动态RAM模块 664
13.6 存储系统 665
13.7 小结 669
13.8 术语 670
13.9 习题 673
13.10 思考题答案 674
附录A 奇数题号习题答案 676