第1章 UV-EPROM的结构与使用方法 1
1.1 UV-EPROM的结构与特征 1
1.1.1 UV-EPROM的单元结构 1
1.1.2 UV-EPROM的写入与擦除 2
1.1.3 一次性PROM 3
1.2 UV-EPROM的输入输出信号 4
1.3 操作模式 6
1.3.1 数据读（Data Read） 7
1.3.2 输出禁止（Output Disable） 7
1.3.3 待机（TTL/CMOS） 7
1.3.4 编程（Programming） 8
1.3.5 编程验证（Program Verify） 8
1.3.6 编程禁止（Program Inhibit） 8
1.3.7 自动选择（Auto Select） 8
1.4 DC规定 9
1.5 UV-EPROM的读操作 11
1.6 UV-EPROM的编程方法 14
1.6.1 UV-EPROM写入方式的变迁 14
1.6.2 Am27C010的编程方法 15
1.6.3 UV-EPROM擦除器的制作 18
第2章 闪速存储器的结构与使用方法 19
2.1 闪速存储器的概要 19
2.2 闪速存储器的分类及特征 21
2.3 NAND闪速存储器 24
2.3.1 TC58V64的引脚配置 24
2.3.2 NAND闪速存储器的内部结构 26
2.3.3 操作指令 27
2.4 NOR闪速存储器 34
2.4.1 引脚配置 34
2.4.2 信号的种类 35
2.4.3 与处理器的连接实例 37
2.4.4 读周期的概要 38
2.4.5 写周期的概要 39
2.4.6 读周期的时序 40
2.4.7 写周期的时序 42
2.4.8 闪速存储器指令 45
【专栏】555h/2AAh与5555h/2AAAh有何区别 46
2.4.9 闪速存储器的状态 51
第3章 EEPROM的结构与使用方法 55
3.1 EEPROM的概要 55
3.2 串行EEPROM 56
3.3 Microwire总线对应的存储器——M93Cx6 57
3.3.1 M93Cx6的引脚配置 57
3.3.2 Microwire总线的存取操作 59
3.4 SPI总线存储器——M95256 62
3.4.1 M95256的引脚配置 62
3.4.2 SPI总线对应的存储器的操作 63
3.4.3 指令设置 64
3.4.4 状态寄存器 65
3.5 I2C总线对应的存储器——M24Cxx 66
3.5.1 I2C总线与串行EEPROM 68
3.5.2 I2C总线存储器M24C01～M24C16 69
3.5.3 I2C总线的基本操作 70
3.5.4 写操作的流程 72
3.5.5 读操作的流程 73
3.5.6 扩展I2C总线存储器 75
3.5.7 M24C64的时序 75
3.6 并行EEPROM 78
3.6.1 M28010的信号 79
3.6.2 基本的存取操作 80
3.6.3 EEPROM的写入操作及指令 80
3.6.4 状态寄存器 86
第4章 SRAM的结构与使用方法 89
4.1 SRAM的单元结构 89
4.1.1 RS触发器 90
4.1.2 4晶体管单元 91
4.2 SRAM的分类 92
4.2.1 异步SRAM 92
4.1.3 6晶体管单元 92
4.2.2 同步SRAM 93
4.2.3 双端口SRAM 93
4.2.4 FIFO 95
4.3 异步SRAM 96
4.3.1 异步SRAM的信号 96
4.3.2 异步SRAM的基本操作 98
4.3.3 时序的解析 100
4.4 同步SRAM 104
4.4.1 同步管道突发式SRAM 105
4.4.2 实际的同步管道突发式SRAM 106
4.4.3 同步管道突发式SRAM的各种信号 108
4.4.4 同步管道突发式SRAM的基本操作 111
4.4.6 实际的同步突发式SRAM 115
4.4.5 同步突发式SRAM 115
4.4.7 同步突发式SRAM的单一读操作 116
4.4.8 同步突发式SRAM的突发读操作 117
4.5 SRAM主板的制作 118
4.5.1 ISA总线存储器周期的注意事项 118
4.5.2 SRAM存储器主板的基本设计 122
4.5.3 SRAM存储器主板的操作确认 124
第5章 特殊的SRAM的结构与使用方法 125
5.1 双端口SRAM 125
5.1.1 异步类型的双端口SRAM 125
5.1.2 CY7C019的引脚配置 126
5.1.3 CY7C019的信号线 126
5.1.4 CY7C019的基本操作功能 129
5.1.5 同步类型的双端口SRAM 137
5.1.6 CY7C09199的引脚配置 137
5.1.7 CY7C09199的信号 139
5.1.8 CY7C09199的存取操作 141
5.2 FIFO存储器 144
5.2.1 实际的FIFO存储器 145
5.2.2 CY7C419的信号 147
5.2.3 CY7C419的操作 148
第6章 DRAM的结构与使用方法 153
6.1 DRAM的单元结构 154
6.1.1 DRAM单元结构的概况 154
6.1.2 刷新 155
6.1.3 软错误 156
6.1.4 电容器的设计 156
6.2 DRAM内部电路 158
6.3 DRAM的外部接口 161
6.3.1 DRAM的基本信号 161
6.3.2 DRAM的读／写操作 162
6.3.3 DRAM的刷新操作 163
6.3.4 DRAM的快速访问模式 166
6.4 同步DRAM 170
6.4.1 同步DRAM的信号 170
6.4.2 SDRAM指令 173
6.4.3 同步DRAM的存取操作示例 180
6.5 DDR-SDRAM 182
6.5.1 DDR-SDRAM的信号 182
6.5.2 DDR-SDRAM的操作 184
6.6 直接总线式DRAM 185
6.6.1 直接总线式DRAM的信号 187
6.6.2 直接总线式DRAM的信号连接 189
6.6.3 直接总线式DRAM的操作概况 190
6.6.4 直接总线式DRAM的操作示例 193
6.7 VC-DRAM及其内部结构 193
6.8 FCRAM 196
附录 存储器模块在个人计算机中的应用 196
参考文献 203