目录 1
第1章 绪论 1
1.1 专业历史 1
1.2 什么是版图设计 2
1.3 IC设计流程 4
第2章 电路图基础 6
2.1 MOS晶体管：基本电路结构 6
2.2 逻辑门 9
2.2.1 反相器 9
2.2.2 两输入与非门（NAND） 10
2.2.3 两输入或非门（NOR） 11
2.2.4 复杂逻辑门 12
2.3 传输门 14
2.4 理解电路图连接关系 15
2.5 回顾基本电学定律 16
2.5.1 欧姆定律 16
2.5.2 基尔霍夫电流定律 17
2.5.3 电阻 18
2.5.4 电容 18
2.5.5 延时计算 19
3.1 CMOS VLSI制造工艺简介 20
第3章 版图设计 20
3.2 分层和连接 22
3.2.1 多边形 23
3.2.2 线形 23
3.3 晶体管版图简介 25
3.3.1 基底连接 28
3.3.2 导体和接触孔 30
3.3.3 反相器版图 31
3.4.1 宽度规则 32
3.4 工艺设计规则 32
3.4.2 间距规则 33
3.4.3 交叠规则 35
3.5 纵向连接图 37
3.6 通用设计步骤 38
3.7 准备开始 40
3.7.1 制定版图规划 40
3.7.2 棒形图 42
3.7.3 层次化设计 42
3.8 通用准则 46
3.8.2 信号线版图设计准则 47
3.8.1 电源线版图设计准则 47
3.8.3 晶体管版图设计准则 48
3.8.4 层次化版图设计准则 53
3.8.5 质量度量标准 54
3.9 设计的实现 55
3.9.1 单元版图设计 56
3.9.2 模块版图设计 57
3.9.3 芯片版图设计 57
3.10.1 设计规则检查 58
3.10 验证 58
3.10.2 版图电路图对比检查 59
3.10.3 电学规则检查 60
3.11 最终步骤 60
3.11.1 验证 61
3.11.2 核查 62
3.11.3 交付步骤 62
第4章 版图设计流程 63
4.1 什么是流程 63
4.2 微处理器设计流程 66
4.3 专用标准产品 67
4.3.1 DSP 68
4.3.2 ASIC 68
4.3.3 ASM 71
4.4 存储器 71
4.5 片上系统 72
4.6 CAD工具作为流程的一部分 74
4.6.1 模拟IC设计流程 76
4.6.2 ASIC设计流程 78
4.6.3 存储器IC设计流程 81
4.6.4 微处理器和SOC设计流程 84
第5章 用于专用构建模块的版图设计高级技术 85
5.1 标准单元库 85
5.1.1 标准单元简史 85
5.1.2 标准单元特性 86
5.1.3 标准单元结构 88
5.1.4 标准单元的其他相关概念 92
5.1.5 门阵列 95
5.2 专用逻辑单元 99
5.2.1 数据通道库单元 99
5.2.2 时钟产生单元 103
5.2.3 总线接口单元或滚桶移位器 104
5.3 PAD单元 104
5.3.1 输出缓冲器 107
5.3.2 输入缓冲器 111
5.4 存储器设计叶单元 112
5.4.1 字线条单元 115
5.4.2 字线驱动器 116
5.5 激光熔丝单元 117
5.6 芯片结尾单元 120
5.6.1 对准图形 121
5.6.2 划片槽和保护环 122
第6章 模块互连的版图设计高级技术 124
6.1 电源网格 124
6.1.1 功耗估计 125
6.1.2 电源布线 125
6.1.3 条和锥化 127
6.2 时钟信号 128
6.2.1 单一时钟信号 128
6.2.2 时钟树 128
6.3.1 布线规划 130
6.3 互连布线 130
6.3.2 通道顺序和布线方向 132
6.3.3 使用直通 135
第7章 考虑电气特性的版图设计技术 138
7.1 电阻 138
7.1.1 在晶体管设计中使电阻最小化 138
7.1.2 设计电阻 142
7.2 电容 145
7.2.1 设计电容器 146
7.2.3 互连电容 147
7.2.2 最小化晶体管寄生电容 147
7.3 对称 154
7.3.1 对称的版图设计 154
7.3.2 平衡的版图设计 155
7.3.3 物理补偿 157
7.4 特殊的电气要求 159
7.4.1 版图中的45°角 159
7.4.2 电迁移 160
7.4.3 多电源系统 163
8.1 宽金属开槽 165
第8章 考虑工艺约束的版图设计 165
8.2 大尺寸金属通孔的实现 168
8.3 台阶覆盖规则 170
8.4 多重规则集合 171
8.5 天线规则 172
8.6 特殊设计规则 173
8.6.1 最小面积规则 174
8.6.2 末端交叠规则 174
8.6.3 双接触孔 174
8.7 闩锁效应 175
9.1.1 可编程的金属层配置 181
第9章 不确定环境下的版图设计技术 181
9.1 便于修改的电路版图设计 181
9.1.2 通孔的可编程性 184
9.1.3 测试Pad和探测Pad 185
9.2 面向未知修改的规划 186
9.2.1 接触孔和通孔例化单元 187
9.2.2 最小设计规则 188
9.2.3 备用逻辑和备用线 189
9.3 ECO 191
9.4.1 芯片版图规划 192
9.4 适当的版图设计准则 192
9.4.2 模块 193
9.4.3 单元 193
第10章 版图设计的计算机辅助设计工具 195
10.1 概述 195
10.2 版图规划工具 198
10.2.1 芯片版图规划工具 198
10.2.2 模块版图规划工具 201
10.3 版图生成工具 202
10.3.1 单元级版图生成工具 202
10.3.2 模块级版图生成工具 206
10.3.3 芯片集成工具 212
10.4 支持工具 213
10.4.1 版图验证工具 213
10.4.2 移植工具 217
10.4.3 数据格式 219
附录A 核查清单 221
附录B 数据库管理 224
附录C 进度安排 228
索引 231