目录 1
第1章 逻辑代数 1
第2章 逻辑门电路的构成及其工作原理 41
第3章 组合逻辑电路及逻辑设计 47
第4章 计算机中十进制整数的加减法运算原理 55
第5章 集成式双稳态触发器 69
第6章 时序逻辑电路概述 93
第7章 一阶钟控式时序电路 101
第8章 数模转换器与模数转换器 177
第9章 一阶钟控式时序电路补充 183
9.1 分频器及其逻辑设计 183
9.1.1 分频器的定义、分类及一般组成框图 183
9.1.2 分频数p可变的p/q型分频器的设计流程图 185
9.1.3 分频数p可变的p/q型分频器设计举例 186
9.1.4 非等时态钟控式时序电路及其组成框图 188
9.2 矩形脉冲信号划分器及其逻辑设计 189
9.2.1 矩形脉冲信号划分器的定义、分类及组成框图 189
9.2.2 矩形脉冲信号划分器设计的流程图 192
9.2.3 矩形脉冲信号划分器设计举例 192
9.2.4 步进器及其组成框图 196
第10章 二阶与高阶钟控式时序电路 199
10.1 二阶与高阶钟控式存储网络的逻辑设计 199
10.1.1 二阶钟控式存储网络的状态转移表 199
10.1.2 几种常用的二阶钟控式存储网络的状态转移表 202
10.1.3 高阶钟控式存储网络的状态转移表 204
10.1.4 几种常用的高阶钟控式存储网络的状态转移表 205
10.1.5 高阶钟控式存储网络环形状态转移路径的生成 208
10.1.6 二阶钟控式存储网络设计举例：开环式左移位寄存器 211
10.1.7 高阶钟控式存储网络设计举例：数码寄存器 214
10.2 开环式移位寄存器及最大状态转移环的求解方法 218
10.2.1 开环式左移位寄存器 218
10.2.2 K位二进制数开环式移位变换的最大状态转移环的求解方法 220
10.3 闭环式非线性左移位寄存器 225
10.3.1 概述 225
10.3.2 闭环式左移位寄存器的组成框图与分类 225
10.3.3 闭环式非线性左移位寄存器的逻辑设计 226
10.4 闭环式线性左移位寄存器 229
10.4.1 闭环式线性左移位寄存器的分析 229
10.4.2 闭环式线性左移位寄存器的设计 235
10.5 移位寄存器型的串行信号序列发生器 235
10.5.1 移位寄存器型串行信号序列发生器的组成框图 235
10.5.2 L位二进制数的左移位划分 236
10.5.3 移位寄存器型串行信号序列发生器的设计步骤 240
10.5.4 移位寄存器型串行信号序列发生器的设计举例1 240
10.5.5 移位寄存器型串行信号序列发生器的设计举例2 242
10.6 递推式串行信号序列检测器 244
10.6.1 串行信号序列检测器概述 244
10.6.2 递推式串行信号序列检测器的功能及状态转移-输出功能图 245
10.6.3 递推式单一种串行信号序列检测器设计举例 247
10.6.4 几点说明 251
10.7 变进制码制计数器及其逻辑设计 251
10.7.1 变进制码制计数器的组成框图及其状态转移-进位功能表 251
10.7.2 变进制码制计数器设计举例 253
10.7.3 可逆计数器逻辑设计举例 258
10.7.4 几点说明 264
参考文献 265