前言 1
第1章 EMC概述 1
1.1 EMC基本术语 2
1.2 电磁环境 3
1.3 电磁干扰的特性 4
1.4 电磁干扰的来源 5
1.5 PCB和电磁兼容 7
1.5.1 PCB设计和电磁兼容 7
1.5.2 PCB元器件布局和电磁兼容 10
1.5.3 PCB和天线 10
2.1 被动组件的隐藏RF特性 12
第2章 PCB与EMC基础 12
2.2 PCB如何产生RF辐射 13
2.3 磁通量最小化 16
2.4 PCB的布线配置 18
2.4.1 微带线 18
2.4.2 带状线 18
2.5 印制电路板的叠层设计 20
2.5.1 多层板 20
2.5.2 六层板 22
2.5.3 四层板 23
2.5.4 单面和双面板 23
2.5.5 常用的叠层设计布局 27
2.6.1 差模电流 28
2.6 共模和差模电流 28
2.6.2 共模电流 29
2.7 20-H规则 31
2.8 接地方法 32
2.8.1 单点接地 33
2.8.2 多点接地 33
2.9 接地和信号回路 35
2.10 长宽比——地连接之间的距离 36
2.11 PCB的分割 38
2.12 传输速度和临界频率 40
2.12.1 信号的传输速度 40
2.12.2 临界频率 40
2.13 电感 41
2.13.1 电磁感应 42
2.13.2 互感 42
2.13.3 自身的部分电感 45
2.14 地弹 46
2.14.1 地弹产生的原因和影响 46
2.14.2 改善地弹的效果 48
2.15 印制电路板的镜像平面 48
2.15.1 镜像平面 48
2.15.2 镜像平面之间的槽 52
2.15.3 镜像平面的设计 54
3.1 期望信号 56
第3章 控制EMI源 56
3.2 期望信号的环路模式及其控制 62
3.2.1 环路模式 62
3.2.2 控制期望信号的辐射 62
3.2.3 共模的期望信号 63
3.2.4 具有中断的返回路径的共模期望信号 65
3.3 非期望信号 67
3.3.1 非期望信号概述 67
3.3.2 共模的非期望信号 67
3.3.3 共模的非期望信号辐射的控制 68
3.3.4 非期望信号的I/O串扰耦合 72
3.3.5 非期望信号的I/O串扰耦合的控制 73
第4章 旁路与去耦 76
4.1 谐振 77
4.1.1 串联谐振 78
4.1.2 并联谐振 78
4.1.3 并联C，串联RL谐振 79
4.2 电容器的物理特性 80
4.2.1 阻抗 80
4.2.2 电容器的类型 81
4.2.3 能量存储 81
4.2.4 谐振 82
4.2.5 不同介质电容器特性 85
4.3 并联电容器 88
4.4 电源和地平面 89
4.4.1 计算电源和地平面之间的电容值 90
4.4.2 埋入式电容器去耦 91
4.5 电容器值的计算和选择 93
4.5.1 电容器的选择和计算基础 93
4.5.2 信号走线的电容效应 95
4.5.3 大容量电容器 97
4.5.4 选择旁路和去耦电容器的值 98
4.6 电容器的安装 100
4.6.1 电源平面 100
4.6.2 去耦电容器的放置 100
5.1 滤波器设计概念 103
第5章 EMC滤波器 103
5.2 滤波器的配置 105
5.2.1 二元件滤波器配置 105
5.2.2 二元件EMC滤波器的配置 107
5.2.3 三元件EMC滤波器的配置 109
5.2.4 单元件EMC滤波器的配置 111
5.3 非理想元件及其对滤波器的影响 111
5.3.1 电容器的影响 112
5.3.2 铁氧体磁珠 113
5.3.3 零欧姆电阻 114
5.4 共模滤波器 115
6.1 基于EMC的数字元件和电路 117
6.1.1 选择元件 117
第6章 PCB的元器件 117
6.1.2 IC插座 119
6.1.3 展频时脉 120
6.2 模拟器件的选择 120
6.2.1 选择模拟器件 120
6.2.2 防止解调信号的干扰 121
6.2.3 模拟电路的元器件选择和注意事项 122
6.3 开关模式设计 124
6.3.1 开关模式的选择 124
6.3.2 缓冲器的应用 124
6.3.3 散热器的布局 125
6.3.4 整流器 129
6.3.5 磁性元件 129
6.4 通信元件及电路规划 131
6.4.1 非金属介质的通信 131
6.4.2 金属介质的通信方式 131
6.4.3 光隔离器 135
6.4.4 外部I/O保护 136
6.5 二极管器件 137
6.6 电缆 138
6.6.1 非屏蔽电缆 140
6.6.2 屏蔽电缆 142
6.7.1 控制连接器的阻抗 146
6.7 连接器 146
6.7.2 非屏蔽连接器 147
6.7.3 PCB之间的连接器 147
6.7.4 屏蔽连接器 147
6.8 元件封装 149
6.8.1 元件的引脚电容 149
6.8.2 元件的引脚电感 151
6.9 逻辑元件 153
第7章 传输线和终端 158
7.1 传输线 158
7.1.1 传输线的特性阻抗 158
7.1.2 影响传输线特性的因素 159
7.1.4 传输线反射 160
7.1.3 传输线的电抗组成 160
7.1.5 传输线线损 168
7.1.6 集总容性负载 169
7.1.7 分布式容性负载 172
7.2 微带线 175
7.2.1 微带线的特性阻抗和传输延迟 175
7.2.2 埋入式微带线 177
7.3 带状线 178
7.3.1 对称的带状线 178
7.3.2 不对称的带状线 179
7.3.3 带状线的布局 180
7.4 差分传输线 181
7.4.1 差分传输的阻抗计算 182
7.4.2 差分传输的主要应用 183
7.5 集肤效应 184
7.6 串扰 186
7.6.1 串扰的种类 186
7.6.2 串扰的方向 189
7.6.3 最小化串扰的方法 191
7.7 传输线终端 192
7.7.1 串联终端 192
7.7.2 并联终端 193
7.7.3 戴维南终端 194
7.7.4 AC并联终端 195
7.7.5 二极管终端 196
第8章 PCB走线 198
8.1 走线长度 198
8.2 走线长度的计算 199
8.3 走线层的影响 200
8.3.1 走线层 200
8.3.2 微带线和带状线的应用比较 201
8.4 过孔的使用 202
8.4.1 过孔的结构 202
8.4.2 过孔的电气属性 203
8.5 信号走线 204
8.5.1 单端走线 204
8.5.2 差分对走线 209
8.6 地保护走线 210
8.7 分流走线 212
8.8 走线的3-W法则 213
8.9 拐角走线 214
第9章 静电放电保护 216
9.1 ESD概述 216
9.2 介质绝缘 217
9.3 屏蔽隔离 218
9.4 增加信号线阻抗 220
9.5 瞬态电压抑制 221
9.6 低通滤波器 222
9.7 共模滤波器 224
9.8 PCB布局的相应措施 225
第10章 屏蔽技术 228
10.1 屏蔽技术介绍 228
10.2 屏蔽机箱内的谐振 229
10.3 屏蔽机箱设计 232
10.3.1 机箱的孔缝 232
10.3.2 截止波导管 233
10.3.3 机箱的导电垫衬 235
10.3.4 屏蔽金属织网 236
10.3.5 屏蔽效率 237
10.3.6 屏蔽机箱的安装 238
10.4 PCB边界的屏蔽 238
参考文献 240