第1章 IC系统设计概述 1
1.1 IC系统组成概述 1
1.2 IC系统设计概述 6
1.2.1 系统级设计 7
1.2.2 电路／逻辑设计 9
1.2.3 物理设计 11
1.3 IC系统验证分析概述 13
1.3.1 仿真 13
1.3.2 静态时序分析 15
1.3.3 功耗分析 15
1.3.4 形式验证 16
1.3.5 物理验证（DRC/LVS） 17
1.3.6 信号完整性分析 18
1.3.7 基于FPGA的验证 19
1.3.8 测试 20
1.4 IC系统设计的现状 21
第2章 系统设计——算法与架构 22
2.1 算法设计 23
2.1.1 算法设计基础 23
2.1.2 数字信号处理（DSP）算法综述 27
2.1.3 DSP算法的描述 31
2.2 IC系统架构设计 31
2.2.1 SOC架构 33
2.2.2 AHB总线 36
2.3 基于SystemC的IC系统设计 40
2.3.1 基于SystemC的设计流程 41
2.3.2 SystemC的数据类型 43
2.3.3 SystemC建模基础 44
2.3.4 利用SystemC进行系统建模的流程 48
2.4 系统设计工具SPW简介 54
第3章 数字IC系统的逻辑设计——RTL实现 56
3.1 RTL设计基础 56
3.1.1 同步电路设计要求 56
3.1.2 RTL设计步骤 58
3.1.3 复位策略 60
3.1.4 状态机的设计 62
3.1.5 多时钟域的处理 67
3.1.6 时钟切换电路 77
3.2 RTL设计指南（Verilog） 78
3.2.1 命名规则 78
3.2.2 设计风格 79
第4章 数字IC系统逻辑设计基础 90
4.1 数字IC系统基础：晶体管、反相器、寄存器 90
4.1.1 MOS晶体管 90
4.1.2 反相器 92
4.1.3 寄存器 96
4.2 标准单元 98
4.2.1 标准单元的仿真模型基础 98
4.2.2 标准单元的综合模型基础 101
4.2.3 反相器的综合模型 107
4.2.4 寄存器的综合库模型 110
4.3 数据通路的designware实现 120
4.3.1 加法器Dw01_add 122
4.3.2 乘法器Sw02_mult 126
第5章 IC设计中的综合技术 131
5.1 逻辑综合 131
5.1.1 综合策略 131
5.1.2 DC中的重要变量及命令 144
5.2 物理综合 146
6.1 可测性设计综述 149
第6章 可测性设计 149
6.1.1 测试仪 150
6.1.2 故障模型 151
6.1.3 可测试设计方法概述 153
6.1.4 自动测试向量生成 154
6.2 基于扫描路径的可测性设计 155
6.2.1 扫描链基本原理 155
6.2.2 面向扫描测试的RTL设计 159
6.2.3 扫描链的综合 162
6.3 基于JTAG的可测性设计 168
6.3.1 JTAG基础 168
6.3.2 边界扫描的实现 173
6.4 基于BIST的可测性设计 175
6.5 自动测试向量的生成——ATPG 176
7.1 静态时序分析原理 180
第7章 静态时序分析 180
7.2 静态时序分析中时钟的建模 185
7.3 静态时序分析中的常见问题 187
7.3.1 多周期路径的设置 187
7.3.2 DFT模式 189
7.3.3 时钟门控信号的时序分析 191
第8章 形式验证 193
8.1 等价性验证基础 193
8.2 formality脚本 195
8.3 verplex脚本 196
9.1 IC系统中的功耗 198
第9章 低功耗设计与功耗分析 198
9.2 低功耗设计技术综述 200
9.2.1 系统级的低功耗设计 203
9.2.2 RTL级的低功耗设计 207
9.2.3 逻辑级的功耗优化技术 214
9.2.4 电路级的低功耗设计 217
9.2.5 物理级的低功耗设计 217
9.3 功耗分析 217
9.3.1 基于Power Compiler的功耗分析技术 219
9.3.2 基于PrimePower的功耗分析技术 220
附录 版本管理软件CVS 222
参考文献 224