第一章 计算机总线概论 1
1.1 总线概念及分类 1
1.2 PCI总线的孕育和发展 1
1.3 总线组成及总线功能 3
1.3.1 总线组成 3
1.3.2 总线功能 4
1.4 总线传输及总线缓冲 6
1.4.1 总线传输 6
1.4.2 总线缓冲 6
1.4.3 高速缓存(Cache) 6
1.5 总线的软件操作 8
1.6 流行总线的性能比较 9
1.7 总线标1.8 准的制订 11
第二章 PCI总线规范 12
2.1 概述 12
2.1.1 PCI总线版本 12
2.1.2 开发的动机 12
2.1.3 PCI总线应用 12
2.1.4 PCI总线微机系统 13
2.1.5 PCI总线的优点 14
2.2 信号定义 15
2.2.1 信号类型定义 15
2.2.2 引脚功能组 16
2.3 边带信号 20
2.4 中央资源功能 20
3.1.1 总线命令定义 21
3.1 总线命令 21
第三章 PCI总线操作 21
3.1.2 命令使用规则 22
3.2 基本的PCI协议 23
3.2.1 基本的作业控制 24
3.2.2 寻址 24
3.2.3 字节校正 26
3.2.4 总线驱动和翻转 26
3.3 总线作业 27
3.3.1 读作业 27
3.3.2 写作业 28
3.3.3 作业终止 28
3.4 仲裁 33
3.4.1 仲裁信号协议 33
3.4.2 快速反向作业处理 35
3.4.3 仲裁停泊 36
3.4.4 延时 37
3.5 专用访问 40
3.5.1 引导一个专用访问 41
3.5.2 继续进行一个专用访 42
3.5.3 访问一个被锁定作业 43
3.5.4 结束一个专用访问 43
3.5.5 支持LOCK#和写缓存的一致性 44
3.5.6 总线锁结束 44
3.6 其他的总线操作 44
3.6.1 设备选择 44
3.6.2 特殊周期 46
3.6.4 配置周期 47
3.6.3 地址/数据步进 47
3.6.5 中断响应 53
3.7 纠错功能 54
3.7.1 奇偶校验 54
3.7.2 错误报告 55
3.8 Cache支持 57
3.8.1 Cache状态定义 58
3.8.2 支持状态的过渡 59
3.8.3 时序图 59
3.8.4 直接与Cache支持 62
3.8.5 仲裁注释 62
3.9 64位总线扩展 62
3.10 PCT—64位寻址 65
3.11 特殊设计考虑 66
第四章 配置空间 67
4.1 配置空间组织 67
4.2 配置空间的功能 68
4.2.1 设备标识 68
4.2.2 设备控制 71
4.2.3 设备状态 71
4.2.4 其它功能 72
4.2.5 基地址寄存器 74
4.3 扩充内存 76
4.3.1 PCI的扩展ROMS 76
4.3.2 自检码（POST） 78
4.3.3 与PC兼容的扩展POMS 79
4.4 设备4.5 驱动程序 80
4.5 系统复位 81
5.1 机械规范概述 82
5.2 PCI总线扩展卡实际尺寸和公差 82
第五章 PCI总线机械规范及电气规范 82
5.2.1 接插件物理描述 86
5.2.2 平面安装 87
5.3 电气规范概述 87
5.3.1 5V到3.3V的转换途径 87
5.3.2 动态、静态驱动规范 88
5.4 组件规范 89
5.4.1 5V信号环境的DC/AC技术指5.4.2 标5.4.3 89
5.4.4 3.3V信号环境的DC/AC技术指5.4.5 标5.4.6 91
5.4.7 时间规范 93
5.4.11 管脚输出建议 96
5.4.8 售主提供的技术指5.4.9 标5.4.10 96
5.5 系统（主板）规范 97
5.6 扩展卡技术规范 103
5.6.1卡上管脚分配 103
5.6.2电源需求 105
5.6.3 物理需求 106
第六章 PCI系统设计指南 108
6.1 系统结构 108
6.2 PCI地址映射要求 109
6.2.1 PCI内存地址空间 109
6.2.2 PCI I/O地址空间 111
6.3 系统初始化和配置 112
6.3.1 引导顺序 112
6.3.2 外加引导设备 114
6.4 软件考虑 115
6.5 设备考虑 116
6.5.1 访问延迟 116
6.5.2 PCI命令 116
6.5.3 设备6.5.4 配置空间 117
6.5.5 出错处理 118
6.5.6 Cache支持 118
6.6 其它功能考虑 119
6.6.1 中断 119
6.6.2 PCI错误处理 119
6.6.3 PCI仲载 119
6.6.5 基本I/O 120
6.6.6 系统配置 120
6.6.4 访问延时 120
6.7 PCI专用周期 121
6.7.1 CPU专用周期 122
6.7.2 软件生成PCI专用周期 122
6.7.3 接收PCI专用周期 122
6.8 配置空间 122
6.8.1 配置空间映射机制 123
6.8.2 桥配置空间奇存器 123
6.9 数据路径问题 126
6.10 数据缓冲 129
6.10.1 数据缓存器管理 130
6.10.2缓存器管理的PCI命令 131
6.10.3 测定缓存器的大小 132
6.12 死锁 133
6.11 Cache 133
6.12.1 死锁定义和举例 135
6.12.2总线并发 135
6.12.3 资源忙 137
6.13 其它考虑 138
6.13.1 中心资源 138
6.13.2中断响应周期 139
6.13.3 标准总线桥 140
6.13.4 设置后的状态 140
第七章 PCI总线产品开发与总线接口设计 142
7.1 PCI总线产品开发 142
7.1.1 PCI总线基础产品开发 142
7.1.2 PCI总线系统产品开发 142
7.1.3 PCI总线外设产品开发 143
7.2 PCI总线开发工具 144
7.2.1 基于软件的总线接口模型 144
7.2.2 偏重硬件的PCI总线实习器 145
7.2.3 PCI总线预处理器 145
7.2.4 板卡测试工具 146
7.2.5 PCI总线系统开发工具 146
7.3 PCI总线组件产品 146
7.3.1 PCI总线组件概念 146
7.3.2 PCI组件的种类、用途、性能及供应商 148
7.3.3 PCI总线外设高速处理大规模集成电路 149
7.4 PCI总线接口设计 152
7.4.1 PCI总线电气规范参数的要求 152
7.4.2 PCI总线接口信号 153
7.4.3 PCI总线状态机 154
7.4.4 PCI总线接口设计技术 156
7.5 PCI总线高速接口设计 158
第八章 PCI总线与多媒体板卡 162
8.1 概论 162
8.2 多媒体的关健技术-数据压缩 163
8.2.1 图像数据压缩原理 163
8.2.2 图像压缩编码方法 164
8.2.3 常见图像压缩标准 165
8.3 解压卡、声卡及相关芯片 167
8.3.1 PCI总线动态视频解压卡 167
8.3.2 声卡及声音处理芯片 171
8.4.1 概述 172
8.4 PCI总线Trio32/Trio64集成图形加速 172
8.4.2 Trio32/Trio64芯片引脚定义 174
8.4.3 Trio32/Troio64 芯片复位与初始化 179
8.4.4 Trio32/Trio64系统总线接口 181
8.4.5 显示存储器 184
8.4.6 RAM DAC的功能特性 192
8.4.7 时钟合成与控制 194
8.4.8 接口功能及其他功能 197
8.4.9 Trio32/Trio64的软件设置 202
8.4.10 VGA兼容性支持 208
8.5 PCI总线S3VGA加速显示卡 208
8.5.1 S3 VGA加速显示卡简介 209
8.5.2 S3 VGA卡分辨率与显 209
8.5.4 S3 VGA卡与PCI总线接口信号 210
8.5.3 S3 VGA卡结构 210
8.6 PCI总线S3加速多屏幕显示卡 211
8.6.1 多屏幕微机原理 212
8.6.2 多屏幕微机技术参数与系统结构 213
8.6.3 多屏幕微机的应用 214
8.6.4 多屏幕微机显示技术发展趋势 216
8.7 PCI总线SCSI卡及多媒体网卡 217
8.7.1 PCI总线SCSI卡 217
8.7.2 多媒体网络与PCI总线网卡 218
第九章 多媒体技术与多媒体计算机应用 221
9.1 起媒体技术 221
9.2 多媒体创作工具 222
9.3.1 多媒体计算机与CPU的关系 226
9.3 PCI总线多媒体计算机（MPC） 226
9.3.2 多媒体计算机与总线的关系 227
9.3.3 PCI总线多媒体计算机硬件结构 227
9.3.4 多媒体计算机软件系统 228
9.4 MMX技 229
9.4.1 MMX技术设计思想 229
9.4.2 MMX核心技术 229
9.4.3 MMX多媒体处理器开发方法 231
9.5 多媒体技术应用——视频点播（VOD）系统 232
附录A 专用周期信息 235
附录B 状态机 236
附录C 操作规则 243
附录D PCI词汇表 246
参考文献 249