第1章 数字逻辑基础 1
1.1概述 1
1.1.1数字逻辑研究的对象及方法 1
1.1.2数字电路的发展 3
1.1.3数字电路的分类 4
1.2数制及其转换 5
1.2.1进位计数制 5
1.2.2数制转换 7
1.3带符号数的代码表示 8
1.3.1原码及其运算 8
1.3.2反码及其运算 9
1.3.3补码及其运算 10
1.3.4符号位扩展 11
1.4数的定点与浮点表示 11
1.5数码和字符的编码 12
1.5.1 BCD编码 12
1.5.2可靠性编码 13
1.5.3字符编码 14
1.6本章小结 15
1.7习题 15
第2章 逻辑代数基础 17
2.1逻辑代数的基本概念 17
2.1.1逻辑代数的定义 17
2.1.2逻辑代数的基本运算 18
2.1.3逻辑代数的复合运算 21
2.1.4逻辑函数的表示法和逻辑函数的关系 23
2.2逻辑代数的基本定律、规则和常用公式 24
2.2.1基本定律 24
2.2.2重要规则 26
2.3逻辑函数表达式的形式与变换 28
2.3.1逻辑函数表达式的基本形式 28
2.3.2逻辑函数表达式的标准形式 29
2.3.3逻辑函数表达式的转换 31
2.4逻辑函数的化简 33
2.4.1代数化简法 34
2.4.2卡诺图化简法 36
2.4.3包含无关项的逻辑函数的化简 40
2.4.4多输出逻辑函数的化简 41
2.5本章小结 43
2.6习题 44
第3章 集成门电路 47
3.1概述 47
3.2正逻辑和负逻辑 47
3.3分立元件门电路 48
3.3.1与门 48
3.3.2或门 49
3.3.3非门 49
3.4 TTL逻辑门电路 49
3.4.1 TTL与非门 49
3.4.2 TTL逻辑门的外特性 51
3.4.3集电极开路输出门（OC门） 53
3.4.4三态输出门（TS门） 54
3.5 CMOS集成逻辑门电路 55
3.5.1CMOS反相器（非门） 56
3.5.2 CMOS与非门 56
3.5.3 CMOS或非门 56
3.5.4 CMOS三态门 56
3.5.5 CMOS漏极开路输出门（OD门） 57
3.5.6 CMOS传输门 57
3.6 TTL和CMOS之间的接口电路 58
3.6.1用TTL门驱动CMOS门 58
3.6.2用CMOS门驱动TTL门 58
3.7本章小结 58
3.8习题 59
第4章 组合逻辑电路 62
4.1概述 62
4.2组合逻辑电路的分析 63
4.2.1组合电路的分析步骤 63
4.2.2组合电路的分析举例 63
4.3组合逻辑电路的设计 66
4.3.1组合电路的设计步骤 66
4.3.2组合电路的设计举例 66
4.4经典逻辑运算电路 73
4.4.1半加器 73
4.4.2全加器 74
4.4.3全减器 76
4.5代码转化电路 77
4.5.1代码转化电路原理分析 77
4.5.2代码转化电路的应用 77
4.6数值比较电路 80
4.6.1 1位数值比较器 80
4.6.2 4位数值比较器 81
4.6.3集成比较器的应用 82
4.7编码器和译码器 84
4.7.1编码器电路原理分析 84
4.7.2编码器的应用 88
4.7.3译码器电路原理分析 89
4.7.4译码器的应用 96
4.8数据选择器和数据分配器 99
4.8.1数据选择器原理分析 99
4.8.2数据选择器的应用 101
4.8.3数据分配器原理分析 104
4.8.4数据分配器的应用 105
4.9竞争和冒险 106
4.9.1竞争和冒险现象 106
4.9.2险象的判定 107
4.9.3险象的消除和减弱 108
4.10组合逻辑电路设计的优化问题 109
4.11本章小结 110
4.12习题 111
第5章 触发器 115
5.1概述 115
5.1.1触发器的电路结构和特点 115
5.1.2触发器的逻辑功能和分类 115
5.2 RS触发器 116
5.2.1用与非门构成的基本RS触发器 116
5.2.2用或非门构成的基本RS触发器 118
5.2.3钟控触发器（锁存器） 119
5.2.4钟控RS触发器 119
5.2.5主从RS触发器 120
5.3 D触发器 122
5.3.1钟控（电平型）D触发器 122
5.3.2边沿（维持-阻塞）D触发器 122
5.3.3集成D触发器 123
5.4 JK触发器 124
5.4.1主从JK触发器 124
5.4.2边沿JK触发器 126
5.4.3集成JK触发器 127
5.5其他功能的触发器 128
5.5.1 T触发器 128
5.5.2 T′触发器（翻转触发器） 128
5.6集成触发器的参数 129
5.6.1触发器的静态参数 129
5.6.2触发器的动态参数 129
5.7各类触发器的相互转换 129
5.7.1 JK触发器转换为D、T、T′和RS触发器 129
5.7.2 D触发器转换为 JK、 T、 T′和RS触发器 130
5.8触发器的应用 132
5.8.1消颤开关 132
5.8.2分频和双相时钟的产生 132
5.8.3异步脉冲同步化 133
5.9本章小结 133
5.10习题 134
第6章 同步时序逻辑电路 137
6.1概述 137
6.2时序逻辑电路的结构和类型 137
6.2.1时序逻辑电路的结构和特点 137
6.2.2时序逻辑电路的分类 139
6.3同步时序逻辑电路的分析 139
6.3.1时序逻辑电路的表示方法 140
6.3.2分析方法和步骤 141
6.3.3分析举例 141
6.4同步时序逻辑电路的设计 148
6.4.1设计方法和步骤 149
6.4.2状态图和状态表 149
6.4.3状态化简方法 154
6.4.4状态分配及编码 160
6.4.5同步时序电路设计举例 162
6.5典型同步时序逻辑电路的设计 168
6.5.1计数器 168
6.5.2十进制计数器 171
6.5.3寄存器 174
6.5.4移位寄存器型计数器 176
6.6典型同步时序逻辑电路的应用 179
6.6.1集成计数器及其应用 179
6.6.2集成寄存器及其应用 186
6.7本章小结 186
6.8习题 187
第7章 异步时序逻辑电路 190
7.1异步时序逻辑电路的分类及特点 190
7.2脉冲异步时序逻辑电路 191
7.2.1脉冲异步时序逻辑电路的分析 191
7.2.2脉冲异步时序逻辑电路的设计 195
7.3电平异步时序逻辑电路 203
7.3.1电平异步时序逻辑电路的分析 205
7.3.2电平异步时序逻辑电路中的竞争与险象 206
7.3.3电平异步时序逻辑电路的设计 207
7.4异步计数器的原理与应用 211
7.5本章小结 214
7.6习题 214
第8章 硬件描述语言Verilog HDL 219
8.1 Verilog HDL语言概述 219
8.2 Verilog HDL基本语法 220
8.2.1标识符 220
8.2.2数值和常数 220
8.2.3数据类型 221
8.2.4 Verilog HDL的基本结构 222
8.3 Verilog HDL的操作符 223
8.3.1算术操作符 223
8.3.2关系操作符 224
8.3.3等价操作符 225
8.3.4位操作符 225
8.3.5逻辑操作符 226
8.3.6缩减操作符 226
8.3.7移位操作符 227
8.3.8条件操作符 227
8.3.9拼接和复制操作符 227
8.4基本逻辑门电路的Verilog HDL 228
8.4.1与门的Verilog HDL描述 228
8.4.2或门的Verilog HDL描述 228
8.4.3非门的Verilog HDL描述 229
8.4.4与非门的Verilog HDL描述 229
8.4.5或非门的Verilog HDL描述 230
8.4.6缓冲器电路的Verilog HDL描述 230
8.4.7与或非门的Verilog HDL描述 230
8.5 Verilog HDL的描述方式 231
8.5.1门级描述 232
8.5.2数据流级描述 232
8.5.3行为级描述 232
8.6组合逻辑电路的Verilog HDL实现 234
8.6.1数值比较器 234
8.6.2编码器 235
8.6.3译码器 236
8.7触发器的Verilog HDL实现 237
8.7.1维持-阻塞D触发器 237
8.7.2集成D触发器 237
8.7.3边沿型JK触发器 238
8.7.4集成JK触发器 239
8.8时序逻辑电路的Verilog HDL实现 239
8.8.1简单时序逻辑电路 240
8.8.2复杂时序逻辑电路 242
8.9较复杂的电路设计实践 243
8.10本章小结 247
8.11习题 248
第9章 脉冲波形的产生与整形 249
9.1概述 249
9.2 555定时器 250
9.2.1 555定时器的内部结构 250
9.2.2 555定时器的基本功能 251
9.3用555定时器构成的自激多谐振荡器 252
9.3.1电路结构 252
9.3.2工作原理 252
9.4用逻辑门构成的自激多谐振荡器 254
9.5石英晶体振荡器 255
9.6单稳态触发器 256
9.6.1用555定时器构成的单稳态触发器 256
9.6.2集成单稳态触发器 257
9.6.3单稳态触发器的应用 260
9.7施密特触发器 261
9.7.1用555定时器构成的施密特触发器 261
9.7.2施密特触发器的应用 262
9.8习题 264
参考文献 266