《深亚微米CMOS全数字频率合成器》PDF下载

  • 购买积分:10 如何计算积分?
  • 作  者:(美)Rober Bogdan Staszewski,Poras T.Balsara著;彭刚译
  • 出 版 社:北京:科学出版社
  • 出版年份:2017
  • ISBN:9787030480255
  • 页数:239 页
图书介绍:介绍了锁相环与频率合成器电路的分析方法、电路结构、工作原理等相关知识,以及采用锁相环与频率合成器集成电路构成的锁相环(PLL)、压控振荡器(VCO)、前置分频器、直接数字频率合成器(DDS)和时钟发生器电路实例的主要技术性能、引脚端封装形式、内部结构、工作原理、电原理图、印制电路板图和元器件参数等内容,频率范围从零至几吉赫兹,其电原理图、印制电路板圈和元器件参数等可以直接在工程设计中应用,可供相关专业师生阅读,也可供工程技术人员参考。

第1章 概述 1

1.1频率合成 1

1.2频率合成器作为RF收发器整体的部分 8

1.3移动通信的频率合成器 15

1.4 RF合成器实现 22

第2章 数控振荡器 29

2.1深亚微米CMOS工艺中的变容二极管 30

2.2振荡频率全数控 32

2.3 LC谐振腔振荡器 33

2.4振荡器核心 35

2.5开环窄带数字/频率转换 37

2.6实现案例 42

2.7 DCO的时域数学模型 44

2.8总结 47

第3章 归一化DCO 49

3.1振荡器传递函数和增益 49

3.2 DCO增益评价 50

3.3 DCO增益归一化 50

3.4同步优化DCO输入调谐字的重定时原理 51

3.5 DCO调谐输入的时间抖动 52

3.6 PVT的实现和获取DCO位 56

3.7追踪DCO位的实现 60

3.8时域模型 68

3.9小结 69

第4章 全数字锁相环 71

4.1相域运算 71

4.2重组时钟 73

4.3鉴相器 75

4.4参考相位和可变相位的模运算 80

4.5时间数字转换器 84

4.6相对误差估计 87

4.7使用DCO时钟进行参考频率重定时 93

4.8环路增益因子 102

4.9相域ADPLL结构 104

4.10 PLL频率响应 108

4.11噪声和故障源 112

4.12 Ⅱ型AD PLL 119

4.13高阶ADPLL 125

4.14 ADPLL的非线性差分项 130

4.15使用PLL预估DCO增益 132

4.16 PLL增益的换挡 133

4.17沿跳变抖动方案(选项) 143

4.18总结 144

第5章 基于全数字锁相环的发射机 147

5.1 DCO直接频率调制 147

5.2即时DCO增益计算 154

5.3 GFSK脉冲整形 157

5.4功率放大器 164

5.5数字调幅 166

5.6展望未来:极坐标发射机 172

5.7总结 176

第6章 行为建模与仿真 177

6.1仿真方法 178

6.2数字模块 178

6.3支持数字流处理 179

6.4随机数发生器 179

6.5 DCO相位噪声时域建模 180

6.6建模中的亚稳态触发器 190

6.7仿真结果 193

6.8总结 198

第7章 实现与实验结果 199

7.1 DSP及其RF的DRP接口 199

7.2发射器核心实现 200

7.3 IC芯片 202

7.4评估板 203

7.5测量器件 204

7.6 GFSK发射器性能 204

7.7合成器性能 206

7.8合成器开关瞬态 209

7.9 DSP驱动调制 210

7.10性能总结 211

7.11总结 211

附录A 213

A.1 DCO切换引起的杂散 213

A.2 DCO调制引起的杂散 214

附录B 217

B.1高斯脉冲整形滤波器 217

附录C 223

C.1 DCO LEVEL2 223

C.2周期控制振荡器 225

C.3战术触发器 227

C.4 TDC伪测温仪输出解码器 229

参考文献 233