第1章 绪论 1
1.1 数字时代 1
1.1.1 模拟信号 1
1.1.2 数字信号 1
1.2 数字系统 2
1.2.1 数字技术的优势 2
1.2.2 数字逻辑电路 3
1.2.3 数字系统的组成 4
1.2.4 典型的数字系统——计算机 5
1.2.5 数字逻辑的内容及研究方法 6
1.3 数制及其转换 6
1.3.1 数制 6
1.3.2 数制转换 7
1.4 带符号二进制数的代码表示 10
1.5 编码 13
1.5.1 BCD码 13
1.5.2 格雷码 14
1.5.3 奇偶校验码 14
1.5.4 ASCII码 15
1.6 习题 16
第2章 逻辑代数基础 18
2.1 逻辑代数的基本概念 18
2.1.1 逻辑变量及基本运算 18
2.1.2 逻辑表达式 19
2.1.3 逻辑代数的公理 20
2.2 逻辑函数 22
2.2.1 逻辑函数的定义 22
2.2.2 逻辑函数的表示法 22
2.2.3 复合逻辑 25
2.3 逻辑函数的标准形式 26
2.3.1 最小项及最小项表达式 27
2.3.2 最大项及最大项表达式 28
2.3.3 逻辑函数表达式的转换方法 30
2.3.4 逻辑函数的相等 34
2.4 逻辑代数的重要定理 35
2.4.1 重要定理 35
2.4.2 重要定理与最小项、最大项之间的关系 37
2.5 逻辑函数化简 38
2.5.1 代数化简法 39
2.5.2 卡诺图化简法 40
2.5.3 具有任意项的逻辑函数的化简 46
2.6 习题 47
第3章 组合逻辑电路 49
3.1 逻辑门电路的外特性 49
3.1.1 简单逻辑门电路 49
3.1.2 复合逻辑门电路 54
3.1.3 门电路的主要外特性参数 56
3.1.4 正逻辑与负逻辑 58
3.2 组合逻辑电路分析 60
3.2.1 组合逻辑电路的基本特点 60
3.2.2 分析流程 60
3.2.3 计算机中常用组合逻辑电路分析举例 62
3.3 组合逻辑电路的设计 70
3.4 设计方法的灵活运用 72
3.4.1 逻辑代数法 72
3.4.2 利用无关项简化设计 74
3.4.3 分析设计法 77
3.5 组合逻辑电路的险象 78
3.5.1 险象的产生与分类 78
3.5.2 险象的判断与消除 79
3.6 计算机中常用的组合逻辑电路设计 82
3.6.1 8421码加法器 82
3.6.2 七段译码器 84
3.6.3 多路选择器与多路分配器 87
3.7 习题 90
第4章 时序逻辑电路分析4.1 时序逻辑电路模型 95
4.2 触发器 96
4.2.1 基本R-S触发器 97
4.2.2 常用触发器 101
4.2.3 各类触发器的相互转换 106
4.2.4 集成触发器的主要特性参数 109
4.3 同步时序逻辑分析 109
4.3.1 同步时序逻辑电路描述 111
4.3.2 同步时序逻辑分析 116
4.4 异步时序逻辑电路分析 120
4.5 计算机中常用的时序逻辑电路 122
4.5.1 寄存器 122
4.5.2 计数器 126
4.5.3 节拍发生器 131
4.6 习题 132
第5章 时序逻辑电路设计5.1 同步时序逻辑设计的基本方法 135
5.2 建立原始状态图 140
5.3 状态化简 142
5.3.1 状态化简的基本原理 143
5.3.2 完全定义状态化简方法 144
5.4 状态编码 147
5.4.1 确定存储状态所需的触发器个数 148
5.4.2 用相邻编码法实现状态编码 148
5.5 确定激励函数及输出方程 149
5.5.1 选定触发器类型 149
5.5.2 求激励函数及输出函数 149
5.5.3 电路的“挂起”及恢复问题 151
5.6 脉冲异步时序电路的设计方法 152
5.7 时序逻辑设计举例 156
5.7.1 序列检测器设计 156
5.7.2 计数器设计 158
5.7.3 基于MSI器件实现任意模值计数器 161
5.8 习题 164
第6章 可编程逻辑器件 168
6.1 可编程逻辑器件概述 168
6.1.1 可编程逻辑器件的发展历程 168
6.1.2 可编程逻辑器件分类 170
6.1.3 可编程逻辑器件的结构 172
6.2 简单PLD原理 173
6.2.1 PLD中阵列的表示方法 173
6.2.2 PROM 175
6.2.3 PLA器件 177
6.2.4 PAL器件 178
6.2.5 GAL器件 179
6.3 CPLD 180
6.3.1 CPLD的基本结构 180
6.3.2 Altera公司MAX系列CPLD简介 181
6.4 FPGA 184
6.4.1 FPGA的基本结构 184
6.4.2 Altrea公司FPGA系列FLEX10K器件的结构 185
6.4.3 嵌入阵列块（Embedded Array Block,EAB） 187
6.4.4 逻辑阵列块（Logic Array Block,LAB） 188
6.4.5 逻辑单元（Logic Element,LE） 189
6.4.6 快速通道互连 190
6.4.7 输入输出单元（IOE） 191
6.5 习题 192
第7章 VHDL设计基础 194
7.1 VHDL的基本组成 194
7.1.1 实体 194
7.1.2 构造体 197
7.1.3 程序包 200
7.1.4 库 201
7.1.5 配置 202
7.2 VHDL语言的基本要素 206
7.2.1 VHDL语言的标识符 206
7.2.2 VHDL语言的客体 207
7.2.3 VHDL语言的数据类型 209
7.2.4 VHDL语言的运算操作符 215
7.3 VHDL语言的基本语句 217
7.3.1 顺序描述语句 217
7.3.2 并行语句 226
7.4 常见组合逻辑电路的VHDL设计 237
7.4.1 编码器、译码器、选择器 237
7.4.2 数值比较器 240
7.4.3 算术逻辑运算器（ALU）设计 241
7.5 常见时序逻辑电路的VHDL设计 243
7.5.1 触发器的VHDL设计 243
7.5.2 锁存器和寄存器 245
7.5.3 计数器 246
7.6 习题 251
第8章 FPGA设计基础 253
8.1 EDA技术概述 253
8.1.1 EDA技术的发展历程 253
8.1.2 EDA技术的主要内容 254
8.1.3 EDA技术的发展趋势 255
8.2 FPGA设计方法与设计流程 256
8.2.1 基于FPGA的层次化设计方法 256
8.2.2 基于FPGA技术的数字逻辑系统设计流程 257
8.3 FPGA设计工具 261
8.3.1 MAX+plus Ⅱ开发工具 261
8.3.2 Quartus Ⅱ开发工具 269
8.4 FPGA器件 280
8.4.1 FPGA器件选型 280
8.4.2 FPGA产品 281
8.5 习题 284
第9章 数字逻辑实验指南 284
9.1 MAX+plus Ⅱ设计入门 285
9.1.1 建立图形设计文件 285
9.1.2 设计项目编译 288
9.1.3 设计项目校验 290
9.1.4 引脚锁定 292
9.1.5 器件编程下载与硬件测试 293
9.2 MAX+plus Ⅱ设计举例 293
9.2.1 基于原理图输入设计4位加法器 293
9.2.2 基于原理图输入设计M=12加法计数器 295
9.2.3 基于Altera宏功能模块LPM_ROM的4位乘法器设计 297
9.3 Quartus Ⅱ设计入门 301
9.3.1 Quartus Ⅱ的启动 301
9.3.2 设计输入 305
9.3.3 建立工程项目 306
9.3.4 编译综合 308
9.3.5 仿真测试 309
9.3.6 硬件测试 311
9.4 Quartus Ⅱ设计举例 313
9.4.1 基于原理图输入的数字逻辑电路的Quartus Ⅱ设计 313
9.4.2 基于VHDL文本输入的数字逻辑电路的Quartus Ⅱ设计 316
9.4.3 基于LPM可定制宏功能模块的数字逻辑电路的Quartus Ⅱ设计 320
9.4.4 基于混合输入方式的数字逻辑电路的Quartus Ⅱ设计 323
9.5 数字逻辑基础型实验 326
9.5.1 实验1 原理图输入设计8位加法器 326
9.5.2 实验2 4-16线译码器的EDA设计 327
9.5.3 实验3 计数器的EDA设计 328
9.5.4 实验4 原理图输入设计M=100十进制加法计数器 329
9.5.5 实验5 伪随机信号发生器FPGA设计 329
9.5.6 实验6 应用VHDL完成简单组合电路设计 330
9.5.7 实验7 应用VHDL完成简单时序电路设计 331
9.5.8 实验8 设计含计数使能、异步复位和计数值并行预置功能的4位加法计数器 331
9.5.9 实验9 设计移位运算器 332
9.5.10 实验10 循环冗余校验（CRC）模块设计 335
9.6 习题 338
第10章 数字系统的FPGA设计 338
10.1 数字钟的FPGA设计 341
10.1.1 设计要求 341
10.1.2 功能描述 341
10.1.3 数字钟的层次化设计方案 342
10.1.4 数字钟的顶层设计和仿真 347
10.1.5 硬件测试 347
10.2 乐曲演奏电路FPGA设计 349
10.2.1 设计要求 349
10.2.2 原理描述 350
10.2.3 乐曲硬件演奏电路的层次化设计方案 351
10.2.4 乐曲演奏电路顶层电路的设计和仿真 356
10.3 多功能算术逻辑运算单元的EDA设计 357
10.3.1 设计要求 357
10.3.2 原理描述 358
10.3.3 多功能算术逻辑运算单元层次化设计方案 358
10.3.4 多功能算术逻辑运算单元的顶层设计和仿真 359
10.4 数字系统设计课题 360
10.4.1 课题1 多功能运算器FPGA设计 360
10.4.2 课题2 时序发生器FPGA设计 361
10.4.3 课题3 设计一个具有3种信号灯的交通灯控制系统 362
10.4.4 课题4 设计一个基于FPGA芯片的弹道计时器 363
10.4.5 课题5 设计一个基于FPGA芯片的汽车尾灯控制器 363
10.4.6 课题6 数字密码锁EDA设计 365
10.4.7 课题7 电梯控制器FPGA设计 365
10.4.8 课题8 自动售饮料控制器VHDL设计 366
10.4.9 课题9 出租车自动计费器FPGA设计 367
10.4.10 课题10 数字式频率计的FPGA设计 368
附录A GW48EDA系统使用说明 369
A.1 概述 369
A.2 实验电路结构图 370
附录B 网上资料与教学课件 383
参考文献 384