常用逻辑符号表 1
第1章 逻辑代数基础 3
1.1 逻辑代数与数字系统 3
1.1.1 数字信号、数字电路与逻辑电路 3
1.1.2 数字系统 4
1.1.3 逻辑代数 4
1.1.4 电平与正负逻辑 4
1.2 逻辑代数的基本概念 5
1.2.1 三种基本逻辑运算 5
1.2.2 逻辑变量与逻辑函数 6
1.3 逻辑代数的基本定律、规则和常用公式 8
1.3.1 基本定律 8
1.3.2 三条基本规则 9
1.3.3 常用公式 10
1.4 逻辑函数表达式的形式 11
1.4.1 逻辑函数表达式的基本形式 11
1.4.2 标准与或表达式 12
1.4.3 标准或与表达式 14
1.5 公式法化简逻辑函数 16
1.5.1 最简与或表达式的标准 16
1.5.2 常用的公式化简法 16
1.6 卡诺图法化简逻辑函数 18
1.6.1 卡诺图的构成 18
1.6.2 用卡诺图表示逻辑函数 20
1.6.3 卡诺图、真值表与逻辑表达式之间的转换 20
1.6.4 用卡诺图化简逻辑函数 21
1.7 具有无关项的逻辑函数化简 25
1.7.1 无关项 25
1.7.2 带有无关项的逻辑函数化简 25
1.8 表格法化简逻辑函数 26
1.8.1 Q-M法化简逻辑函数的步骤 26
1.8.2 找出全部质蕴涵项的过程 27
1.8.3 找出必要质蕴涵项 28
1.8.4 找出函数的最小覆盖 29
1.9 不同形式的逻辑函数表达式之间的转换和化简 31
1.9.1 与或表达式转为与非-与非表达式 31
1.9.2 与或表达式转为或非-或非表达式 31
1.9.3 与或表达式变换为与或非表达式 32
1.9.4 与或表达式变换为或与表达式 32
1.9.5 或与表达式变换为或非-或非表达式 32
小结 33
思考题与习题 33
第2章 组合逻辑电路 36
2.1 组合逻辑电路的分析方法 36
2.1.1 组合电路的分析步骤 36
2.1.2 分析举例 36
2.2 编码器 39
2.2.1 二进制普通编码器 39
2.2.2 二进制优先编码器 41
2.2.3 二-十进制优先编码器74LS147 43
2.3 译码器 44
2.3.1 变量译码器 44
2.3.2 二-十进制译码器 46
2.3.3 显示译码器 48
2.4 数据选择器与数据分配器 51
2.4.1 数据选择器 51
2.4.2 数据分配器 52
2.5 奇偶检测电路 53
2.5.1 异或非门构成的奇偶检测电路 53
2.5.2 与或非门构成的奇偶检测电路 54
2.5.3 奇偶检测系统 55
2.6 数值比较器 56
2.6.1 一位数值比较器 56
2.6.2 四位数值比较器 57
2.7 加法器 59
2.7.1 一位加法器 59
2.7.2 串行进位加法器 60
2.7.3 超前进位加法器 61
2.8 组合逻辑电路的设计方法 62
2.8.1 用SSI的组合逻辑电路的设计 62
2.8.2 用MSI的组合逻辑电路的设计 65
2.9 组合逻辑电路的竞争-冒险 69
2.9.1 竞争-冒险 69
2.9.2 竞争-冒险的判断 70
2.9.3 消除竞争-冒险的方法 72
小结 73
思考题与习题 73
第3章 时序逻辑基础 75
3.1 基本R-S触发器 75
3.1.1 由与非门构成的基本R-S触发器 75
3.1.2 触发器的功能描述方法 77
3.1.3 由或非门构成的基本R-S触发器 78
3.2 电位触发方式的触发器 79
3.2.1 电位触发式R-S触发器 80
3.2.2 电位触发式D触发器 81
3.2.3 电位触发式J-K触发器 82
3.2.4 电位触发式T触发器 83
3.2.5 电位触发式T′触发器 84
3.3 主从触发方式的触发器 85
3.3.1 主从R-S触发器 85
3.3.2 主从J-K触发器 86
3.3.3 主从触发器的工作特点 88
3.4 边沿触发方式的触发器 89
3.4.1 利用传输延迟的边沿触发器 89
3.4.2 维持-阻塞D触发器 91
3.5 触发器逻辑功能的转换 92
3.5.1 由D触发器到其他功能触发器的转换 93
3.5.2 从J-K触发器到其他功能触发器的转换 93
3.6 触发器的选用和参数 94
3.6.1 逻辑功能的选择 94
3.6.2 触发方式的选择 94
3.6.3 触发器的参数 94
小结 95
思考题与习题 95
第4章 同步时序电路 99
4.1 时序电路的结构与描述方法 99
4.1.1 时序电路的一般结构 99
4.1.2 同步时序电路的描述方法 100
4.2 同步时序电路的分析 102
4.2.1 同步时序电路的分析步骤 102
4.2.2 举例说明 102
4.3 寄存器 105
4.3.1 数码寄存器 105
4.3.2 移位寄存器 106
4.4 同步计数器 108
4.4.1 同步二进制计数器 108
4.4.2 同步十进制计数器 114
4.5 同步时序电路的设计方法 116
4.5.1 建立原始状态图和原始状态表 117
4.5.2 状态简化 118
4.5.3 状态分配 121
4.5.4 确定激励函数和输出函数 122
4.5.5 画逻辑图 124
4.6 同步时序电路的设计举例 126
4.6.1 用SSI设计同步时序电路的举例 126
4.6.2 用MSI设计同步时序电路的举例 132
小结 136
思考题与习题 137
第5章 异步时序电路 139
5.1 脉冲异步时序电路的分析 139
5.1.1 脉冲异步时序电路的特点 139
5.1.2 分析步骤 139
5.1.3 分析实例 140
5.2 脉冲异步时序电路的设计 141
5.2.1 设计脉冲异步时序电路的注意点 141
5.2.2 设计步骤 142
5.2.3 设计举例 142
5.3 电位异步时序电路的分析 147
5.3.1 电位异步时序电路的特点 147
5.3.2 电位异步时序电路的分析步骤 149
5.3.3 分析举例 149
5.4 电位异步时序电路的设计 150
5.4.1 设计步骤 151
5.4.2 设计举例 151
5.5 异步时序电路中的竞争与冒险 155
5.5.1 竞争现象 155
5.5.2 非临界竞争、临界竞争和时序冒险 155
5.5.3 时序冒险的消除 156
小结 159
思考题与习题 159
第6章 存储器和可编程逻辑器件 161
6.1 MOS门电路 161
6.1.1 NMOS反相器和PMOS反相器 161
6.1.2 CMOS门电路 162
6.2 只读存储器（ROM） 164
6.2.1 ROM的逻辑结构与存储容量 164
6.2.2 掩膜式只读存储器MROM 164
6.2.3 可编程只读存储器PROM 166
6.2.4 可擦除可编程只读存储器EPROM 167
6.2.5 电可擦除可编程只读存储器E2PROM 168
6.2.6 采用ROM的逻辑设计 168
6.3 随机存储器（RAM） 170
6.3.1 RAM的组成 170
6.3.2 随机存储器的分类 171
6.3.3 静态随机存储器（SRAM） 171
6.3.4 动态随机存储器（DRAM） 173
6.3.5 半导体存储器的容量扩展 174
6.4 可编程逻辑器件PLD概述 175
6.4.1 PLD的结构 176
6.4.2 PLD逻辑表示法 176
6.5 可编程阵列逻辑（PAL） 177
6.5.1 组合输出型 177
6.5.2 时序输出型 179
6.5.3 PAL的逻辑设计 181
6.6 通用阵列逻辑（GAL） 183
6.6.1 GAL的逻辑结构 183
6.6.2 输出逻辑宏单元OLMC 184
6.6.3 结构控制字 185
6.6.4 OLMC的工作模式 186
6.6.5 行地址布局 187
6.6.6 开发工具 187
6.6.7 应用GAL芯片的设计过程 188
6.7 现场可编程门阵列FPGA 194
6.7.1 FPGA的特点 194
6.7.2 基于查找表的FPGA结构 195
6.7.3 Xilinx FPGA的结构 195
6.7.4 Xilinx FPGA的配置（Configuration） 200
6.7.5 Cyclone FPGA的结构 203
6.7.6 Cyclone FPGA的配置简介 208
小结 209
思考题和习题 209
第7章 数字系统设计 212
7.1 数字系统概述 212
7.1.1 数字系统的基本概念 212
7.1.2 数字系统的发展简史 213
7.2 数字系统设计的基本概念 213
7.2.1 数字系统设计的描述方法 213
7.2.2 数字系统的设计过程 216
7.2.3 数字系统的设计方法 218
7.2.4 数字系统的验证 219
7.2.5 数字系统的测试 219
7.3 数字系统设计的基本知识 220
7.3.1 数字系统的算法流程图 220
7.3.2 寄存器传输语言 223
7.3.3 算法状态机图 225
7.3.4 硬件描述语言（HDL） 228
7.4 基于标准逻辑部件的数字系统设计 240
7.4.1 基于标准IC模块的数字系统设计 240
7.4.2 基于通用微处理器的数字系统设计 242
7.4.3 基于DSP的数字系统设计 244
7.5 基于可编程逻辑器件的数字系统设计 246
7.5.1 编程环境 246
7.5.2 设计流程图 247
7.5.3 基于逻辑原理图输入方式的设计 247
7.5.4 基于VHDL输入方式的设计 250
小结 254
思考题与习题 254
第8章 建模与仿真 256
8.1 建模与仿真的基本知识 256
8.1.1 模型与模型方法 256
8.1.2 建模活动 256
8.1.3 系统 257
8.1.4 物理模型和数学模型 257
8.1.5 仿真 257
8.1.6 计算机仿真 258
8.2 数字系统建模 259
8.2.1 数字系统的模型 259
8.2.2 逻辑级的功能模型 260
8.2.3 寄存器级的功能模型 261
8.2.4 寄存器级的行为模型 262
8.2.5 寄存器级的内部模型 263
8.2.6 结构模型 263
8.2.7 模型的层次 267
8.3 数字系统仿真 268
8.3.1 仿真概念 268
8.3.2 仿真分类 268
8.4 逻辑仿真 269
8.4.1 逻辑仿真原理 269
8.4.2 逻辑仿真分类 270
8.4.3 编译法 271
8.4.4 表驱动法 271
8.5 高层次仿真 274
8.5.1 VHDL仿真过程 274
8.5.2 VHDL的内部模型 276
8.5.3 VHDL仿真算法 279
8.6 仿真软件ModelSim应用 283
8.6.1 仿真软件ModelSim的特点 283
8.6.2 软件ModelSim的主要窗口 284
8.6.3 仿真实例 285
小结 289
思考题与习题 290
第9章 故障测试与诊断 291
9.1 概述 291
9.2 故障模型 292
9.2.1 固定型故障 292
9.2.2 桥接故障 292
9.2.3 暂态故障 293
9.2.4 时滞故障 294
9.3 逻辑函数的异或表示形式 295
9.3.1 定义式与常用公式 295
9.3.2 逻辑函数的异或表达式 295
9.3.3 展开定理 296
9.4 故障等价与故障压缩 296
9.4.1 故障等价 297
9.4.2 故障支配 297
9.4.3 故障压缩 298
9.5 组合逻辑电路的测试及其生成算法 299
9.5.1 基本术语 299
9.5.2 路径敏化法 299
9.5.3 D算法 301
9.5.4 PODEM算法 308
9.6 时序逻辑电路的测试及其生成算法 311
9.6.1 时序逻辑电路的特点 311
9.6.2 时序逻辑电路测试中的特殊问题 311
9.6.3 有关时序逻辑电路的一些定义 312
9.6.4 同步时序逻辑电路的测试方法 312
9.7 存储器的测试 315
9.7.1 随机存储器的故障模型 315
9.7.2 周边电路的测试 317
9.7.3 存储器的测试内容 318
9.7.4 存储器的测试算法与测试方法 318
9.8 PLA的测试 320
9.8.1 PLA的结构特点 321
9.8.2 PLA故障的特殊性 321
9.8.3 PLA的测试生成算法与可测性设计简介 322
小结 322
思考题与习题 323
参考文献 324