第1章 概述 1
1.1 EDA技术的发展概况 1
1.2 EDA技术的基本内容 2
1.3 可编程逻辑器件 3
1.4 软件开发工具 4
1.5 硬件描述语言概述 5
1.6 基于EDA软件的CPLD/FPGA设计流程 7
1.7 IP核 8
第2章 可编程逻辑器件 10
2.1 概述 10
2.2 简单可编程器件 10
2.2.1 PLD的基本结构 10
2.2.2 PLD的表示方法 11
2.2.3 PROM 13
2.2.4 PLA 14
2.2.5 PAL 14
2.2.6 GAL 15
2.3 CPLD 19
2.3.1 CPLD的基本结构与工作原理 19
2.3.2 常用的CPLD器件 22
2.4 FPGA 24
2.4.1 查找表 24
2.4.2 FPGA的基本结构和工作原理 25
2.4.3 常用的FPGA器件 31
2.5 CPLD与FPGA的比较 34
第3章 硬件描述语言VHDL的基本框架介绍 36
3.1 概述 36
3.1.1 硬件描述语言的简介 36
3.1.2 VHDL与高级语言的联系与区别 36
3.2 VHDL的基本结构 39
3.2.1 实体说明 41
3.2.2 结构体（构造体） 43
3.2.3 库、程序包及配置 45
3.3 VHDL语言要素 48
3.3.1 数据对象 48
3.3.2 数据类型 52
3.3.3 基本运算符 61
3.3.4 属性 65
3.4 VHDL语言的结构体描述方式 67
3.4.1 行为描述方式 67
3.4.2 数据流描述方式 70
3.4.3 结构化描述方式 71
第4章 VHDL典型语句 73
4.1 VHDL顺序语句 73
4.1.1 赋值语句 73
4.1.2 条件控制语句 76
4.1.3 循环语句 81
4.1.4 其他顺序语句 85
4.2 VHDL并行语句 87
4.2.1 进程语句 87
4.2.2 并行信号赋值语句 91
4.2.3 元件说明与元件例化语句 94
4.2.4 生成语句 96
4.2.5 块语句 98
4.3 子程序 101
4.3.1 函数 101
4.3.2 过程 106
4.4 程序包、配置 110
4.4.1 程序包 110
4.4.2 配置 111
第5章 常用数字逻辑电路与VHDL描述方法 117
5.1 组合逻辑电路的设计 117
5.1.1 加法器 117
5.1.2 编码器、译码器 118
5.1.3 多路选择器、多路分配器 121
5.1.4 三态门及数据缓冲器 123
5.2 时序逻辑电路 125
5.2.1 时钟信号与进程 125
5.2.2 触发器的描述与置位、复位方式 125
5.2.3 寄存器 127
5.2.4 计数器 130
5.3 有限状态机的设计 133
5.3.1 状态转换图与有限状态机 133
5.3.2 Moore型的有限状态机设计 136
5.3.3 Mealy型的有限状态机设计 138
5.4 存储器的设计 140
5.4.1 只读存储器 140
5.4.2 随机存储器 141
5.4.3 FIFO（先进先出堆栈） 141
5.5 仿真方法 145
5.5.1 测试平台的概念 145
5.5.2 测试平台的编写 145
5.6 毛刺及其消除 148
5.6.1 毛刺及其产生的原因 148
5.6.2 毛刺的消除 149
5.7 CAN总线控制器 150
5.7.1 CAN总线协议 151
5.7.2 CAN通信控制器的基本框架 152
5.7.3 CAN通信控制器的具体实现 154
第6章 可编程器件的开发环境 158
6.1 Quartus Ⅱ使用入门 158
6.1.1 Quartus Ⅱ软件的用户界面 158
6.1.2 Quartus Ⅱ软件的开发流程 159
6.2 Xilinx ISE使用入门 171
6.2.1 Xilinx ISE软件的用户界面 171
6.2.2 Xilinx ISE软件的开发流程 172
第7章 SOPC设计入门 178
7.1 SOPC的基本概念 178
7.1.1 SOPC及其技术 178
7.1.2 Nios Ⅱ软核SOPC系统及组件 179
7.2 SOPC的硬件开发环境及硬件开发 184
7.2.1 SOPC Builder简介 184
7.2.2 SOPC的硬件开发 185
7.3 SOPC的软件开发环境及软件开发 192
7.3.1 Nios Ⅱ IDE软件开发环境 192
7.3.2 Nios Ⅱ外设及其编程实例 196
7.4 自定义外设的开发 204
7.4.1 自定义外设的VHDL描述 204
7.4.2 封装为SOPC Builder组件 208
7.4.3 在Nios系统中添加组件 210
7.4.4 自定义外设的应用 211
第8章 数据采集中的控制器设计 212
8.1 数据采集的基础知识 212
8.1.1 采集速度与电路结构的关系 212
8.1.2 A/D分辨率和数据输出格式 213
8.1.3 信号采样周期 214
8.1.4 信号处理方式 214
8.1.5 多通道数据采集 215
8.1.6 触发方式 216
8.1.7 负延迟触发 217
8.1.8 常见的数据采集系统的组织结构 218
8.2 典型数据采集系统中的控制电路设计 219
8.2.1 低速多路数据采集系统中控制电路设计 219
8.2.2 带FIFO缓冲存储的多通道数据采集控制电路设计 225
8.2.3 流式信号实时处理算法的寄存器组与A/D转换控制电路设计 240
8.2.4 存储式数据采集系统中负延迟触发的控制电路设计 244
参考文献 247