第0章 绪论 1
0.1传统设计方法与EDA设计方法的区别 2
0.2常用硬件描述语言 3
0.2.1 VHDL 4
0.2.2 Verilog HDL语言 4
0.3 Protel 99 SE 6
第1章 EDA工具软件Quartus Ⅱ 6.0 7
1.1安装Quartus Ⅱ 6.0软件 7
1.1.1 PC机系统配置要求 7
1.1.2 Quartus Ⅱ 6.0软件安装方法 7
1.1.3安装license 11
1.2 Quartus Ⅱ 6.0软件应用向导 12
1.2.1 Quartus Ⅱ 6.0软件的主界面 12
1.2.2建立工作库文件夹和编辑设计文件 12
1.2.3创建工程 13
1.2.4编译前设置 15
1.2.5全程编译 16
1.2.6时序仿真 17
1.2.7引脚锁定设置和下载 21
1.2.8配置文件下载 23
1.2.9 AS模式和JTAG间接模式编程配置器件 24
1.3嵌入式逻辑分析仪的使用方法 26
1.4原理图输入设计方法 29
习题 32
第2章 大规模可编程逻辑器件 33
2.1可编程逻辑器件概述 33
2.1.1可编程逻辑器件的发展进程 33
2.1.2可编程逻辑器件的基本结构 35
2.1.3可编辑逻辑器件的分类方法 35
2.1.4 PLD的电路表示法 36
2.2复杂可编程逻辑器件 37
2.2.1复杂可编程逻辑器件的基本结构 37
2.2.2 Altera公司的器件产品 43
2.3现场可编程门阵列 50
2.3.1 FPGA器件的结构 51
2.3.2 FPGA器件的配置模式 60
2.4 CPLD和FPGA器件的编程与配置 64
2.4.1 CPLD和FPGA器件的下载接口 64
2.4.2 CPLD器件的下载接口及其连接 65
2.4.3使用配置器件配置（重配置）FPGA器件 65
2.5 FPGA／CPLD器件的测试技术 65
2.5.1内部逻辑测试 65
2.5.2 J TAG边界测试技术 66
2.6 FPGA和CPLD器件的开发应用选择 67
习题 69
第3章 VHDL基本结构 70
3.1 V HDL概述 70
3.1.1 VHDL程序设计举例 70
3.1.2 VHDL程序的基本结构 72
3.2设计实体 73
3.3结构体 75
3.4 VHDL结构体的子结构 78
3.4.1块语句结构 78
3.4.2进程语句结构 80
3.5子程序结构 82
3.5.1过程 83
3.5.2函数 84
3.6库和程序包 85
3.6.1库 85
3.6.2程序包 86
3.7配置 88
习题 89
第4章 VHDL语言要素 90
4.1 VHDL数据对象 90
4.2 VHDL数据类型 94
4.3 VHDL操作符 100
习题 104
第5章 VHDL顺序语句 105
5.1赋值语句 105
5.1.1变量赋值语句 105
5.1.2信号赋值语句 106
5.2流程控制语句 108
5.2.1 IF语句 108
5.2.2 CASE语句 112
5.2.3 LOOP语句 117
5.2.4 NEXT语句 120
5.2.5 EXIT语句 120
5.3 WAIT语句 121
5.4 ASSERT（断言）语句 124
5.5 RETURN返回语句 124
5.6 NULL空操作语句 125
习题 125
第6章 VHDL并行语句 128
6.1进程语句 128
6.2块语句 132
6.3并行信号赋值语句 134
6.3.1简单信号赋值语句 134
6.3.2条件信号赋值语句 135
6.3.3选择信号赋值语句 136
6.4子程序和并行过程调用语句 137
6.4.1过程调用语句 137
6.4.2函数调用语句 139
6.5元件例化语句 140
6.6生成语句 145
习题 152
第7章 组合逻辑电路模块 154
7.1门电路 154
7.1.1二输入与非门电路 154
7.1.2二输入或非门电路 156
7.1.3二输入异或门电路 157
7.2编码器、译码器、选择器电路 158
7.2.1 8-3线优先编码器设计 158
7.2.2 3-8线译码器 161
7.2.3 4选1数据选择器VHDL语言描述 163
习题 165
第8章 时序逻辑电路设计 166
8.1触发器 166
8.1.1 D触发器的设计 166
8.1.2 T触发器的设计 170
8.1.3 RS触发器的设计 172
8.2寄存器 174
8.2.1串入-串出寄存器 174
8.2.2串入-并出寄存器 176
8.3计数器 178
8.3.1三进制计数器 178
8.3.2同步计数器 179
8.4有限状态机 181
8.5有限状态机的基本描述 186
8.6 MOORE型状态机 188
8.7 MEALY型状态机 191
8.8 MEALY和MOORE型状态机的变种 193
8.9异步状态机 198
习题 200
第9章 EDA技术的综合应用 203
9.1显示电路设计 203
9.1.1二输入或门输出显示 203
9.1.2三进制计数器的输出显示 204
9.1.3二十四进制计数器的输出显示 206
9.2多路彩灯控制器的设计 213
9.2.1多路彩灯控制器的设计要求 213
9.2.2多路彩灯控制器的设计方案 213
9.2.3多路彩灯控制器各模块的设计与实现 213
9.3智力抢答器的设计 216
9.3.1抢答器的设计要求 217
9.3.2抢答器的设计方案 217
9.3.3抢答器各模块的设计与实现 217
9.4量程自动转换数字式频率计的设计 224
9.4.1频率计的设计要求 224
9.4.2频率计的设计方案 224
9.4.3频率计各模块的设计与实现 225
9.5用8 8行共阴、列共阳双色点阵发光器件显示汉字 232
9.5.1发光器件显示汉字的设计要求 232
9.5.2发光器件显示汉字的设计方案 232
9.5.3发光器件显示汉字的设计与实现 233
9.6音乐发生器的设计 249
9.6.1音乐发生器的设计要求 249
9.6.2音乐发生器的设计方案 249
9.6.3音乐发生器的VHDL源代码 249
习题 254
第10章 Verilog HDL 255
10.1 Verilog HDL程序模块结构 255
10.2 Verilog HDL的词法 257
10.2.1空白符和注释 257
10.2.2常数 257
10.2.3字符串 257
10.2.4标识符 257
10.2.5关键字 258
10.2.6操作符 258
10.2.7 Verilog HDL数据对象 260
10.3 Verilog HDL的语句 262
10.3.1赋值语句 262
10.3.2条件语句 263
10.3.3循环语句 265
10.3.4结构声明语句 266
10.4不同抽象级别的Verilog HDL模型 269
10.4.1 Verilog HDL门级描述 269
10.4.2 Verilog HDL的行为级描述 270
10.4.3用结构描述实现电路系统设计 271
习题 273
第11章 Protel 99 SE使用基础 274
11.1 Protel 99 SE的简介 274
11.1.1 Protel 99 SE的主要功能模块 274
11.1.2 Protel 99 SE的组成 274
11.2 Protel 99 SE的使用基础 275
11.2.1设计数据库文件的建立 275
11.2.2设计数据库文件的打开和关闭 277
11.2.3设计数据库的界面介绍 278
11.2.4文件管理 281
11.3电路原理图的设计步骤 283
11.3.1电路原理图设计的一般步骤 283
11.3.2图纸设置 283
11.4电路原理图设计 289
11.4.1原理图编辑器界面介绍 289
11.4.2加载原理图元件库 295
11.4.3绘制电路原理图 297
11.5报表文件生成和原理图打印 306
11.5.1网络表的生成 306
11.5.2生成元件引脚列表 308
11.5.3生成元件清单 308
11.5.4打印原理图 311
习题 313
第12章 印刷电路板设计基础 314
12.1印刷电路板基础 314
12.1.1印刷电路板的结构 314
12.1.2元件的封装 315
12.1.3焊盘与过孔 316
12.1.4铜膜导线 316
12.1.5安全间距 317
12.1.6 PCB设计流程 317
12.2 PCB编辑器 318
12.2.1 PCB编辑器的启动与退出 318
12.2.2 PCB编辑器的画面管理 320
12.3 PCB的工作层 322
12.3.1工作层的类型 322
12.3.2工作层的设置 324
12.3.3工作层的打开与关闭 326
12.4设置PCB工作参数 327
12.4.1 Options选项卡的设置 328
12.4.2 Display选项卡的设置 329
12.4.3 Colors选项卡的设置 331
12.4.4 Show／Hide选项卡的设置 331
12.4.5 Defaults选项卡的设置 332
12.4.6 Signal Integrity选项卡的设置 333
习题 334
附录A VHDL语言的保留字 335
参考文献 336