第1章 射频收发信机技术的演进 1
1.1 射频收发信机拓扑结构的演进 1
1.1.1 超外差收发信机结构 2
1.1.2 零中频收发信机结构 3
1.1.3 数字中频收发信机结构 4
1.1.4 基于DigRF接口的收发信机结构 4
1.2 Sigma-delta技术对DigRF接口的推动 6
1.2.1 Sigma-delta调制技术 6
1.2.2 基于Sigma-delta技术的收发信机关键技术 13
1.2.3 基于DigRF终端收发信机的关键参数分析 18
参考文献 21
第2章 DigRF综述 23
2.1 DigRF的管脚配置 23
2.1.1 DigRF V1.12管脚配置 23
2.1.2 DigRF V3.09管脚配置 24
2.1.3 DigRF V4管脚配置 25
2.2 DigRF的频率规划 26
2.2.1 DigRF V1.12的频率规划 26
2.2.2 DigRF V3.09的频率规划 27
2.2.3 DigRF V4的频率规划 29
2.3 DigRF的协议和编程 31
2.3.1 PHY和协议（程序层）之间的接口 31
2.3.2 CRC 32
2.3.3 SAPs 32
2.3.4 字节分割（通道捆绑） 32
2.3.5 协议结构概述 34
2.3.6 8B10B编码 40
2.4 DigRF的状态图 40
2.4.1 DigRF的工作模式 40
2.4.2 DigRF V4的状态机 45
2.4.3 DigRF V4工作模式转移 47
2.4.4 改变接口配置 53
参考文献 54
第3章 DigRF协议层 56
3.1 概述 56
3.2 帧检测，同步和编码 56
3.3 协议格式 56
3.4 协议层格式到物理层的映射 59
3.4.1 HS-BURST模式 59
3.4.2 SYS-BURST模式 61
3.4.3 嵌套帧（Nested Frame） 61
3.5 逻辑信道 63
3.5.1 数据逻辑信道（Data Logical Channels,DLC） 63
3.5.2 控制逻辑信道（Control Logical Channels,CLC） 66
3.5.3 时间精确选通消息 70
3.6 PHY适配层 71
3.7 8B10B符号的映射 73
3.8 DigRF中的ARQ方案 73
3.8.1 ARQ规则 73
3.8.2 帧接收标准 74
3.8.3 CRI序列 74
3.8.4 NACK 74
3.8.5 重传机制 75
3.8.6 填充帧 76
3.8.7 重传实例 76
3.8.8 错误检测和合并 77
3.8.9 ARQ时序预算 77
3.8.10 错误概率 85
附录：ICL（Interface Control Logical Channel）消息 87
参考文献 105
第4章 DigRF中的EMI分析 107
4.1 高速信号的传输理论 107
4.1.1 电报方程及传播模型 107
4.1.2 非线性干扰 109
4.2 宽带通信系统中的EMI问题 110
4.3 EMI的模板及容限 112
4.4 EMI分析 115
4.5 CMOS电路中DigRF的谐波分析 118
4.5.1 MIPI中的差分电路分析 118
4.5.2 常规的SysClk电路 123
4.6 升降沿斜率控制 137
参考文献 146
第5章 链路的可靠度分析 150
5.1 错误激活概率 150
5.2 信号结构的演进 151
5.2.1 抖动的确定性和随机性 153
5.2.2 抖动分析 155
5.3 高可靠性的策略 158
5.4 错误恢复机制 159
5.5 EVM容忍度 159
参考文献 162
第6章 DigRF接口同步过程的设计 164
6.1 DigRF接口的抖动问题 164
6.2 同步（CDR）设计 166
6.3 DigRF接口的测试 171
参考文献 173
第7章 DigRF接口的设计 174
7.1 Payload和接口速率的计算 174
7.1.1 计算实例 175
7.1.2 无线通信系统中的数据格式和接口占空比 178
7.1.3 无线通信系统中的数据速率 179
7.2 IQ比特宽度的处理 188
7.2.1 IQ比特宽度处理的规则 188
7.2.2 减少IQ比特数的方法 188
7.2.3 内部操作 189
参考文献 190
第8章 DigRF的应用场景 191
8.1 RFIC和BBIC功能划分 191
8.2 DigRF V3.09的实际应用场景 194
8.3 DigRF V4的实际应用场景 198
参考文献 201
附录 缩略语 202