第一部分 模拟集成电路 1
第1章 单器件模型 1
1.1双极型晶体管 1
1.1.1 Ebers-Moll模型 1
1.1.2 Gummel-Poon模型 2
1.1.3双极型晶体管的电流增益 4
1.1.4大电流现象 5
1.1.5小信号模型 6
1.1.6工艺 7
1.1.7模型参数 9
1.1.8锗硅异质结双极型晶体管（SiGe HBT） 12
1.2金属-氧化物-硅场效应晶体管 14
1.2.1引言 14
1.2.2沟道电荷 16
1.2.3伏-安特性 26
1.2.4晶体管的电容 38
1.2.5小信号工作 41
1.2.6基于设计的分析策略 55
1.3 JEET， MESFET和HEMT技术与器件 58
1.3.1引言 58
1.3.2硅JFET器件工作原理和技术 59
1.3.3化合物半导体FET工艺 65
1.3.4结论 72
1.4无源器件 73
1.4.1电阻 73
1.4.2电容 81
1.4.3电感 86
1.5模拟集成电路中芯片的寄生效应 93
1.5.1互连寄生效应 93
1.5.2压焊点和封装寄生参数 99
1.5.3寄生参数测量 101
第2章 模拟电路单元 102
2.1双极偏置电路 102
2.1.1普通双极型晶体管（BJT）偏置电路 102
2.2线性双极型技术的典型单元 109
2.2.1引言 109
2.2.2小信号模型 109
2.2.3单输入单输出典型单元 111
2.2.4差分放大器 130
2.3 MOSFET的偏置电路 139
2.3.1引言 139
2.3.2器件类型和模型 140
2.3.3电压和电流基准和偏置电路 144
2.3.4基于不常用器件的电压和电流基准 148
2.3.5基于N型和P型掺杂多晶硅栅阈值的电压基准 150
2.3.6简单的放大器偏置及其他电路 151
2.3.7低电源电压偏置电路 153
2.3.8动态偏置 154
2.3.9结论 155
2.4 MOSFET技术的典型单元 155
2.4.1匹配的器件对 155
2.4.2不匹配器件对 158
2.4.3复合晶体管 160
2.4.4超级MOS晶体管 164
2.4.5基本的电压增益单元 167
2.4.6结论 171
第3章 高性能模拟电路 172
3.1宽带双极网络 172
3.1.1引言 172
3.1.2米勒（Miller）定理 172
3.1.3在高频时双极型晶体管的建模 173
3.1.4单增益级 174
3.1.5 Cμ的中和 178
3.1.6负反馈 179
3.1.7 RF双极性晶体管布局 179
3.1.8双极型电流模宽带电路 179
3.1.9宽带放大器的稳定性 194
3.1.10结论 201
附录A：电流反馈传输函数和带宽特性 202
附录B：电压反馈的传输函数和带宽特性 203
附录C：电流反馈Op-amp输入级的跨导 204
附录D： Widlar电流镜像的传输函数 205
附录E：带发射极负反馈电阻的Widlar电流镜的传输函数 205
3.2双极噪声 206
3.2.1热噪声 206
3.2.2散粒噪声 206
3.2.3产生—复合噪声 207
3.2.4 1/f噪声 207
3.2.5噪声1/f2 208
3.2.6突发噪声—RTS噪声 208
3.2.7雪崩噪声 209
3.2.8噪声表征 209
第4章 射频通信电路 212
4.1引言 212
4.2系统级RF设计 213
4.2.1一般概述 213
4.2.2 RF系统性能指标 213
4.2.3 RF收发器结构 215
4.3技术 218
4.3.1有源器件 218
4.3.2无源器件 219
4.4接收器 220
4.4.1低噪声放大器（LNA） 220
4.4.2下变频器 223
4.5合成器 223
4.5.1拓扑 224
4.5.2振荡器 225
4.5.3预分频器 225
4.5.4小数N分频合成 226
4.6发射器 227
4.6.1上变频与下变频 227
4.6.2 CMOS 混频器拓扑 227
4.6.3功率放大器 231
第5章 锁相环（PLL）电路 235
5.1引言 235
5.1.1什么是相位锁定和为什么需要相位锁定？ 235
5.1.2 PLL的基本工作原理 235
5.1.3 PLL的分类 235
5.2 PLL技术 236
5.2.1基本拓扑结构 236
5.2.2 PLL环路的阶数 236
5.2.3跟踪过程 237
5.2.4锁定过程 239
5.2.5捕获过程 240
5.2.6辅助捕获 241
5.2.7 PLL的噪声性能 241
5.3 PLL的基本模块 242
5.3.1压控振荡器 242
5.3.2鉴频鉴相器 244
5.3.3环路滤波器 246
5.3.4电荷泵PLL 251
5.3.5 PLL的设计考虑 253
5.4 PLL的应用 255
5.4.1时钟和数据恢复 255
5.4.2延迟锁定环 258
5.4.3频率合成器 260
第6章 电抗脉冲形成网络的合成 262
6.1引言 262
6.2网络形成准矩形输出脉冲 262
6.2.1准矩形输出脉冲和它的拉普拉斯变换 263
6.2.2实现的必备条件 264
6.2.3第二个近似步骤：实现的逼近 265
6.2.4具有非延迟输出脉冲的脉冲形成网络 266
6.2.5具有延迟输出脉冲的脉冲形成网络 268
6.3宽带放大器的传递函数 272
6.3.1阶跃响应参数和它的拉普拉斯变换 273
6.3.2传递函数近似 273
6.3.3传递函数设计的例子 274
6.3.4列表的结果 275
6.4一个正弦脉冲的形成 276
6.4.1需要的传递函数 276
6.4.2实现的近似 277
6.4.3例子 278
6.5总结 280
第二部分 超大规模集成电路 281
第7章 数字信号处理基础 281
7.1引言 281
7.1.1连续时间周期信号的傅里叶级数 281
7.1.2示例和讨论 283
7.1.3离散时间信号 284
7.1.4离散傅里叶变换 284
7.1.5例子和讨论 286
7.1.6 DFT的应用 289
7.1.7快速傅里叶变换 290
7.1.8连续时间的傅里叶变换 292
7.1.9示例和讨论 293
7.1.10离散时间傅里叶变换 294
7.1.11 DTFT模型 296
7.1.12采样定理 296
7.1.13 DTFT特性 298
7.1.14例子和讨论 298
7.1.15 线性时不变离散时间系统 299
7.1.16卷积 301
7.1.17稳定性 301
7.1.18频率响应 301
7.1.19例子和讨论 302
7.1.20理想的数字滤波器 303
7.1.21 z变换 304
7.1.22双边z变换特性 304
7.1.23 z平面 305
7.1.24传递函数 306
7.1.25单边z变换 307
7.1.26结论 308
第8章 数字电路 309
8.1 MOS逻辑电路 309
8.1.1引言 309
8.1.2用于数字电路的MOSFET模型 309
8.1.3数字反相器 311
8.1.4 NMOS逻辑门 312
8.1.5 CMOS反相器 314
8.1.6静态CMOS逻辑门 316
8.1.7动态CMOS逻辑门 319
8.2传输门 320
8.2.1数字处理 320
8.2.2模拟处理 327
第9章 数字系统 334
9.1可编程逻辑器件 334
9.1.1 PLD器件技术 335
9.1.2 PLD的符号 336
9.1.3可编程逻辑阵列 337
9.1.4可编程只读存储器 338
9.1.5可编程阵列逻辑 339
9.1.6组合逻辑PLD器件的分类 340
9.1.7组合逻辑PAL器件的设计 340
9.1.8时序PAL器件设计 345
9.1.9具有可编程宏单元输出的PAL设计 347
9.1.10 FPGA技术 351
9.1.11 FPGA结构 351
9.1.12设计过程 353
9.1.13 FPGA的VHDL综合模式 355
9.1.14状态机的综合 358
9.2时钟方案 358
9.2.1引言 358
9.2.2时钟原理 359
9.2.3时钟分布方案 371
9.2.4未来发展方向 386
9.3 MOS存储电路 388
9.3.1动态电荷存储 388
9.3.2移位寄存器 390
9.3.3动态CMOS逻辑 392
9.4基于微处理器的设计 395
9.4.1引言 395
9.4.2一个基于微处理器的系统的特性 396
9.4.3存储器 398
9.4.4微处理器结构 403
9.4.5一个通用微处理器的设计 406
9.4.6接口 410
9.4.7微控制器的设计 414
9.4.8设计指南 419
9.5脉动阵列 419
9.5.1并发，并行，流水线和脉动阵列 419
9.5.2数字滤波器 424
9.5.3脉动字和位级设计 428
9.5.4递归LS估计 431
9.5.5 Kalman滤波 438
9.5.6特征值和SVD 444
第10章 数据转换器 450
10.1数模转换器 450
10.1.1引言 450
10.1.2基本的转换器设计问题 451
10.1.3转换器结构 453
10.1.4高精度DAC技术 458
10.1.5转换误差的来源 466
10.1.6低杂散DAC设计实例 469
10.2模数转换器 471
10.2.1引言 471
10.2.2奈奎斯特转换器 474
10.2.3过采样转换器 484
致谢 492
参考文献 493