第1章 反相器 1
1.1 直流特性 1
1.2 开关特性 5
1.3 反相器的版图 10
1.4 驱动大容性负载的反相器尺寸 12
1.5 其他类型反相器 17
第2章 静态逻辑门 21
2.1 与非门及或非门的直流特性 21
2.1.1 与非门的直流特性 21
2.1.2 或非门的直流特性 24
2.2 或非门和与非门的版图设计 25
2.3 开关特性 26
2.3.1 与非门 28
2.3.2 输入的数目 31
2.4 复杂的CMOS逻辑门 32
第3章 钟控电路 43
3.1 CMOS传输门 43
3.2 传输门的应用 46
3.3 锁存器和触发器 48
3.4 实例 56
第4章 动态逻辑门 63
4.1 动态逻辑基础 63
4.1.1 电荷泄漏 63
4.1.2 动态电路仿真 66
4.1.3 交迭时钟的产生 67
4.1.4 动态电路中的CMOS TG 68
4.2 钟控CMOS逻辑 69
第5章 VLSI版图设计实例 77
5.1 芯片版图 77
5.2 版图设计流程 87
第6章 存储器电路 97
6.1 阵列结构 98
6.1.1 存储单元存取基础 98
6.1.2 折叠阵列 105
6.1.3 芯片组织结构 110
6.2 外围电路 111
6.2.1 读出放大器设计 111
6.2.2 行／列解码器 120
6.2.3 行驱动器 125
6.3 存储单元 126
6.3.1 SRAM单元 127
6.3.2 读存储器 128
6.3.3 浮栅存储器 129
第7章 △∑调制感测 147
7.1 定性讨论 147
7.1.1 △∑调制实例 148
7.1.2 在闪存中采用△∑调制进行感测 151
7.2 感测阻性存储器 161
7.3 感测CMOS成像器 168
第8章 专用CMOS电路 187
8.1 施密特触发器 187
8.1.1 施密特触发器的设计 188
8.1.2 施密特触发器的应用 190
8.2 多谐振荡器 192
8.2.1 单稳态多谐振荡器 193
8.2.2 非稳态多谐振荡器 194
8.3 输入缓冲器 195
8.3.1 基本电路 195
8.3.2 差分电路 198
8.3.3 直流参考源 202
8.3.4 降低缓冲器的输入阻抗 204
8.4 电荷泵（电压产生电路） 206
8.4.1 提高输出电压 208
8.4.2 产生更高的电压：迪克森电荷泵 208
8.4.3 实例 211
第9章 数字锁相环 215
9.1 鉴相器 216
9.1.1 异或鉴相器 216
9.1.2 鉴频鉴相器 221
9.2 压控振荡器 224
9.2.1 电流匮乏型压控振荡器 225
9.2.2 源耦合压控振荡器 229
9.3 环路滤波器 231
9.3.1 异或数字锁相环 231
9.3.2 鉴频鉴相器数字锁相环 238
9.4 系统考量 246
9.5 延迟锁定环路 256
9.6 实例 260
9.6.1 一个2 GHz的延迟锁定环路 260
9.6.2 1 Gbit／s的时钟恢复电路 266
附录 277