第一部分 数字电路与计算机逻辑部件基础 1
第1章 数据在计算机中的运算及表示形式 1
1.1 进位记数制 1
1.1.1 进位记数制及其基数和权 1
1.1.2 几种常用的进位记数制 1
1.2 不同进位制数之间的转换 3
1.2.1 二进制数转换为十进制数 3
1.2.2 十进制数转换为二进制数 3
1.3 二进制数的算术运算和逻辑运算 5
1.3.1 二进制数的算术运算 5
1.3.2 二进制数的逻辑运算 6
1.3.3 移位运算 6
1.4 数据在计算机中的表示形式 7
1.4.1 机器数与真值 7
1.4.2 常见的机器数表示形式 8
1.4.3 数的定点表示与浮点表示 12
1.4.4 二-十进制编码 16
1.5 二进制信息的计量单位 17
习题1 17
第2章 逻辑代数与基本逻辑门电路 19
2.1 逻辑代数的基本概念 19
2.1.1 逻辑代数的特点 19
2.1.2 基本逻辑运算 19
2.1.3 逻辑函数 22
2.1.4 逻辑函数的相等 22
2.2 逻辑代数的基本公式 22
2.3 逻辑函数的代数化简法 24
2.3.1 “与或”表达式的化简 24
2.3.2 “或与”表达式的化简 25
2.4 基本逻辑门电路 26
2.4.1 分立元件的门电路 26
2.4.2 集成门电路 28
2.4.3 MOS门电路 33
2.4.4 常用逻辑门的图形符号 35
习题2 36
第3章 数字逻辑电路及其在计算机中的应用 38
3.1 基本概念 38
3.1.1 最小项 38
3.1.2 最小项的性质 38
3.1.3 最小项表达式 39
3.2 逻辑函数的卡诺图化简法 40
3.2.1 卡诺图 40
3.2.2 卡诺图的编号 41
3.2.3 用卡诺图化简逻辑函数 42
3.3 不完全规定的逻辑函数及其化简方法 44
3.3.1 无关最小项的概念 44
3.3.2 利用无关最小项化简逻辑函数 45
3.4 组合逻辑电路的分析与设计 46
3.4.1 组合逻辑电路的分析 46
3.4.2 组合逻辑电路的设计 47
3.5 计算机中常用的组合逻辑部件 49
3.5.1 加法器 49
3.5.2 译码器 50
3.5.3 编码器 51
3.5.4 多路选择器 52
3.5.5 多路分配器 53
3.6 时序电路的基本单元－触发器 55
3.6.1 RS触发器 55
3.6.2 触发器外部逻辑特性的描述 58
3.6.3 维阻D触发器 59
3.6.4 主从JK触发器 60
3.6.5 T触发器 60
3.6.6 触发器的时间参数 61
3.6.7 触发器的激励表 62
3.7 计算机中常用的时序逻辑部件 63
3.7.1 寄存器 63
3.7.2 计数器 66
习题3 69
第4章 硬件描述语言VHDL基础 72
4.1 VHDL概述 72
4.2 VHDL程序的基本结构 73
4.2.1 VHDL程序示例 73
4.2.2 实体 74
4.2.3 结构体 76
4.2.4 库、包集合及配置 76
4.3 VHDL语法基础 78
4.3.1 标识符和保留字 78
4.3.2 数据对象 79
4.3.3 数据类型 81
4.3.4 运算操作符 83
4.4 VHDL的常用描述语句 84
4.4.1 顺序描述语句 84
4.4.2 并行描述语句 91
4.5 VHDL描述实例 94
4.5.1 组合逻辑电路的VHDL描述 94
4.5.2 时序逻辑电路的VHDL描述 97
习题4 102
第二部分 计算机的基本结构与汇编语言程序设计 103
第5章 计算机的基本结构与工作过程 103
5.1 计算机的基本结构 103
5.1.1 冯·诺依曼计算机基本结构 103
5.1.2 计算机的基本组成框图及功能部件简介 104
5.2 计算机的工作流程 107
5.2.1 指令与程序 107
5.2.2 计算机的基本工作流程 108
5.3 计算机系统的组成 110
5.3.1 硬件与软件 110
5.3.2 计算机系统的基本组成 111
5.4 微型计算机的分类及主要技术指标 111
5.4.1 微型计算机的分类 111
5.4.2 微型计算机的主要技术指标 112
5.5 微型计算机的基本结构及系统组成 113
5.5.1 微型计算机基本结构 114
5.5.2 微型计算机的系统组成 115
习题5 116
第6章 计算机的核心部件——微处理器 117
6.1 微处理器的工作模式 117
6.1.1 实模式 117
6.1.2 保护模式 117
6.1.3 虚拟8086模式 118
6.2 微处理器的编程结构 118
6.2.1 程序可见寄存器 118
6.2.2 80x86/Pentium处理器的寄存器模型 118
6.3 微处理器的寻址机制 123
6.3.1 存储器分段技术 123
6.3.2 实模式下的存储器寻址 124
6.3.3 堆栈 127
6.4 微处理器的内部组成结构及相关技术 128
6.4.1 总线接口单元BIU 128
6.4.2 指令cache与数据cache 128
6.4.3 超标量流水线结构 129
6.4.4 动态转移预测及转移目标缓冲器BTB 130
6.4.5 指令预取器和预取缓冲器 132
6.4.6 指令译码器 132
6.4.7 执行单元EU 133
6.4.8 浮点处理单元FPU 133
6.4.9 控制单元CU 133
6.5 微处理器的外部引脚信号 134
6.5.1 80386 DX的外部引脚信号概况 134
6.5.2 存储器/IO接口信号 136
6.5.3 中断接口信号 138
6.5.4 DMA接口信号 138
6.5.5 协处理器接口信号 139
6.6 微处理器的操作时序 139
6.6.1 总线时序基本概念 139
6.6.2 基本的总线时序 142
习题6 143
第7章 寻址方式与指令系统 144
7.1 寻址方式 144
7.1.1 数据寻址方式 144
7.1.2 转移地址寻址方式 149
7.2 指令编码 151
7.2.1 指令编码格式 151
7.2.2 指令编码举例 154
7.3 8086指令系统 155
7.3.1 数据传送指令 155
7.3.2 算术运算指令 160
7.3.3 逻辑运算与移位指令 170
7.3.4 串操作指令 173
7.3.5 转移指令 176
7.3.6 处理器控制指令 183
7.4 80x86及Pentium系列指令系统 184
习题7 184
第8章 汇编语言程序设计基础 186
8.1 汇编语言的特点 186
8.2 汇编语言程序结构和基本语法 187
8.2.1 示例程序 187
8.2.2 基本概念 188
8.2.3 指令语句 193
8.2.4 伪指令语句 195
8.2.5 宏指令 200
8.2.6 简化段定义 203
8.3 ROM BIOS中断调用和DOS系统功能调用 204
8.3.1 ROM BIOS中断调用 204
8.3.2 DOS系统功能调用 205
8.4 汇编语言程序的上机调试 205
8.4.1 建立源文件 206
8.4.2 汇编 206
8.4.3 连接 207
8.4.4 运行 207
8.4.5 调试 207
8.5 汇编语言程序设计的基本方法 208
8.5.1 程序设计的基本步骤 208
8.5.2 程序的基本结构形式 208
8.5.3 子程序设计 210
8.6 汇编语言的编程应用 213
8.6.1 I/O与通信 213
8.6.2 声音与时钟 214
8.6.3 乐曲程序 215
8.6.4 键盘I/O 218
8.6.5 鼠标器编程 220
8.6.6 图形显示 223
8.7 Windows环境下汇编语言程序设计 226
8.7.1 Windows API函数 226
8.7.2 指令集选择 227
8.7.3 工作模式选择 227
8.7.4 函数的原型定义 227
8.7.5 Windows应用程序的基本结构框架 228
8.7.6 Win32汇编语言应用程序实例 228
8.7.7 MASM 32汇编与连接命令 229
8.8 汇编语言与高级语言的混合编程 230
8.8.1 内嵌汇编 231
8.8.2 在C程序中直接调用汇编子程序 232
8.8.3 汇编语言程序调用C函数 235
习题8 235
第三部分 存储器与I/O接口技术 239
第9章 存储器及其接口 239
9.1 概述 239
9.1.1 存储系统的层次结构 239
9.1.2 内存储器的基本结构及其数据存储格式 241
9.2 半导体存储器的结构及工作原理 243
9.2.1 可读写存储器RAM 243
9.2.2 只读存储器ROM 252
9.3 存储器接口 258
9.3.1 存储器接口中的片选控制 258
9.3.2 存储器接口分析与设计举例 260
9.3.3 双端口存储器 261
9.4 高速缓存（cache） 263
9.4.1 cache基本原理 263
9.4.2 cache的组织方式 265
9.4.3 cache的更新方式及替换算法 266
9.5 虚拟存储器 268
9.5.1 虚拟存储器的工作原理 268
9.5.2 80x86的虚拟存储技术 270
习题9 271
第10章 I/O接口技术 273
10.1 I/O接口概述 273
10.1.1 I/O接口的基本功能 273
10.1.2 I/O接口的基本结构 274
10.1.3 I/O端口的编址方式 274
10.1.4 I/O接口的地址译码及片选信号的产生 276
10.1.5 I/O指令 277
10.2 I/O控制方式 277
10.2.1 程序控制方式 277
10.2.2 中断控制方式 278
10.2.3 DMA方式 279
10.3 DMA技术 280
10.3.1 DMA控制器的基本功能 280
10.3.2 DMA控制器的一般结构 281
10.3.3 DMA控制器的工作方式 283
10.3.4 DMA工作过程 283
10.3.5 可编程DMA控制器8237 284
10.4 中断系统 285
10.4.1 基本概念 285
10.4.2 80x86实模式的中断系统 288
10.4.3 可编程中断控制器8259A 293
10.4.4 中断服务程序设计 294
习题10 298
第11章 可编程接口电路实例 299
11.1 可编程并行接口的组成及工作过程 299
11.1.1 可编程并行接口的组成及其与CPU和外设的连接 299
11.1.2 可编程并行接口的数据输入输出过程 300
11.2 可编程并行接口电路8255A 300
11.2.1 8255A的性能概要 300
11.2.2 8255A芯片引脚分配及引脚信号说明 300
11.2.3 8255A内部结构框图 302
11.2.4 8255A的控制字 303
11.2.5 8255A的工作方式 304
11.2.6 8255A的状态字 309
11.2.7 8255A应用举例 310
11.3 可编程计数器／定时器8253 311
11.3.1 概述 312
11.3.2 可编程计数器／定时器8253 312
11.3.3 8253的应用 324
习题11 326
第12章 D/A和A/D转换器 328
12.1 计算机自动控制系统中的D/A和A/D转换 328
12.2 D/A转换器 329
12.2.1 D/A转换器的工作原理 329
12.2.2 D/A转换器的主要技术指标 332
12.2.3 D/A转换器芯片 333
12.2.4 D/A转换器芯片与微处理器的接口 335
12.2.5 D/A转换器的应用 336
12.3 A/D转换器 337
12.3.1 基本概念 337
12.3.2 A/D转换器的工作原理 339
12.3.3 A/D转换器的主要技术指标 340
12.3.4 A/D转换器芯片 341
12.3.5 A/D转换器芯片与微处理器的接口 342
习题12 345
第四部分高性能微处理器技术 346
第13章 总线技术 346
13.1 概述 346
13.1.1 总线 346
13.1.2 总线的分类 347
13.1.3 总线标准 348
13.1.4 总线仲裁 349
13.2 PCI总线 350
13.2.1 概述 350
13.2.2 PCI总线的系统结构及特点 350
13.3 USB总线 352
13.3.1 USB概述 352
13.3.2 USB的拓扑结构 353
13.3.3 USB线缆及连接器 353
13.4 高速总线接口IEEE 1394 354
习题13 355
第14章 高性能微处理器的先进技术及典型结构 356
14.1 高性能微处理器所采用的先进技术 356
14.1.1 指令级并行 356
14.1.2 超标量技术 357
14.1.3 超长指令字结构 358
14.1.4 超级流水线技术 358
14.1.5 RISC技术 359
14.2 高性能微处理器举例 360
14.2.1 64位处理器Alpha 21064 360
14.2.2 Itanium处理器——IA-64架构的开放硬件平台 362
14.3 多核处理器简介 365
14.3.1 复杂单处理器结构所遇到的挑战 365
14.3.2 多核处理器的出现 365
14.3.3 多核处理器结构的主要特点 366
14.4 现代PC主板典型结构 367
14.4.1 芯片组、桥芯片及接口插座 367
14.4.2 Pentium PC主板结构 368
14.4.3 Pentium 4 PC主板的I/O组织结构 369
习题14 370
附录A DOS功能调用（INT21H） 371
附录B BIOS中断调用 376
附录C 调试程序DEBUG的使用 380
附录D 部分习题参考答案 384
参考文献 399