第1章 导言 1
1.1从集成电路到计算机 2
1.2互连，一位老朋友 4
1.3三维或垂直集成 6
1.3.1三维集成的机遇 6
1.3.2三维集成面临的挑战 7
1.4全书概要 9
第2章 3-D封装系统的制造 12
2.1三维集成 12
2.1.1系统级封装 13
2.1.2三维集成电路 13
2.2单封装系统 14
2.3系统级封装技术 17
2.3.1引线键合式系统级封装 17
2.3.2外围垂直互连 18
2.3.3面阵列垂直互连 20
2.3.4 SiP的壁面金属化 21
2.4 3-D集成系统的成本问题 22
2.5小结 24
第3章 3-D集成电路制造技术 25
3.1单片3-D IC 26
3.1.1堆叠3-D IC 26
3.1.2 3-D鳍形场效应晶体管 31
3.2带硅通孔（TSV）或平面间过孔的3-D IC 32
3.3非接触3-D IC 36
3.3.1电容耦合3-D IC 36
3.3.2电感耦合3-D IC 37
3.4 3-D集成电路垂直互连 38
3.5小结 42
第4章 互连预测模型 44
4.1 2-D电路的互连预测模型 44
4.2 3-D IC的互连预测模型 46
4.3 3-D IC特性的推算 49
4.4小结 53
第5章 3-D IC物理设计技术 54
5.1布图规划技术 54
5.1.1 3-D IC的单步和多步布图规划方法比较 55
5.1.2 3-D IC的多目标布图规划技术 57
5.2布局技术 59
5.3布线技术 61
5.4版图工具 64
5.5小结 65
第6章 热管理技术 66
6.1 3-D IC热分析 66
6.1.1闭合式温度表达式 67
6.1.2紧凑热模型 71
6.1.3基于网格的热模型 73
6.2无热通孔的热管理技术 73
6.2.1热驱动布图规划 74
6.2.2热驱动布局 78
6.3使用热通孔的热管理技术 80
6.3.1区域受限制的热通孔插入 80
6.3.2热通孔布局技术 82
6.3.3热导线的插入 85
6.4小结 86
第7章 双端互连的时序优化 88
7.1平面间互连模型 88
7.2由单一通孔连接的双端平面间互连网络 93
7.2.1平面间互连的Elmore延迟模型 93
7.2.2平面间互连延迟 94
7.2.3最优通孔定位 95
7.2.4对互连线延迟的改善 98
7.3带有多个平面间通孔的双端口互连 100
7.3.1双端口网络通孔布局问题的试探式求解 103
7.3.2双端口通孔布局算法 105
7.3.3通孔布局技术的应用 106
7.4小结 111
第8章 多端互连的时序优化 113
8.1平面间互连树的时序驱动通孔布局 113
8.2多端互连的通孔放置试探法 116
8.2.1互连树 116
8.2.2包含单一关键电流沉的互连树 117
8.3互连树的通孔布局算法 117
8.3.1互连树通孔布局算法（ITVPA） 118
8.3.2具有单一关键电流沉互连树的通孔布局算法（SCSVPA） 118
8.4通孔布局的结果及讨论 119
8.5小结 123
第9章 三维电路架构 124
9.1连线受限三维电路的分类 124
9.2三维微处理器以及存储器 125
9.2.1三维微处理器的逻辑模块 126
9.2.2高速缓存的三维设计 127
9.2.3 3-D微处理器的架构设计——存储器系统 130
9.3三维片上网络（NoC） 131
9.3.1 3-D NoC的拓扑结构 132
9.3.2 3-D NoC的零负载等待时间 133
9.3.3 3-D NoC的功耗 137
9.3.4 3-D NoC的性能和功耗分析 138
9.3.5 3-D NoC设计辅助 149
9.4三维FPGA 158
9.5小结 165
第10章 案例分析：3-D IC的时钟分配网络 167
10.1美国麻省理工学院林肯实验室（MITLL）3-D集成电路制造技术 167
10.2 3-D电路架构 171
10.3 3-D电路中的时钟信号分配 176
10.3.1同步电路中的时序特性 176
10.3.2测试电路中的时钟分配网络结构 177
10.4实验结果 180
10.5小结 185
第11章 结论 187
附录 189
附录A三维集成电路中门对数目的计算 189
附录B单通孔布局优化方法的严格证明 190
附录C两端通孔布局试探法的证明 191
附录D多端网络的通孔放置条件的证明 193
参考文献 195