第一章 锁相环与频率合成器技术基础 1
1.1 锁相环基本工作原理与线性相位模型 1
1.2 锁相环的基本性能 6
1.2.1 窄带滤波特性 6
1.2.2 环路的同步与捕获特性 8
1.2.3 环路的暂态响应特性 11
1.3 环路对各种噪声的线性过滤 13
1.4 CP-PLL的s域线性相位模型 17
1.5 电荷泵型锁相环的z域模型 20
1.6 振荡器相位噪声模型 24
1.6.1 噪声电压功率谱密度与相位噪声功率谱密度的关系 24
1.6.2 反馈型振荡器与相位噪声功率谱密度 26
1.6.3 负阻型振荡器与小信号非时变相位噪声模型 31
1.6.4 差分LC振荡器与大信号线性时变模型 36
1.7 相位噪声与时间抖动的转换关系 44
1.8 环路输出抖动的z域分析 47
1.8.1 VCO造成环路输出的抖动 48
1.8.2 输入白噪声造成环路输出的抖动 49
1.8.3 参考信号造成环路输出的抖动 50
1.9 频率合成技术基础 52
1.9.1 直接模拟频率合成技术 52
1.9.2 直接数字频率合成技术 53
1.9.3 锁相环间接频率合成技术 56
1.9.4 DDS+PLL混合频率合成技术 60
1.9.5 频率合成技术专利统计 61
第二章 模拟相位内插（API）小数分频技术 63
2.1 小数分频原理模型与尾数调制 63
2.2 几种通用DAC的基本结构与工作原理 72
2.2.1 电压定标型DAC 73
2.2.2 电荷定标型DAC 74
2.2.3 电流定标型DAC 74
2.2.4 ∑-△调制型DAC 78
2.3 基于API补偿的PFD与充电泵系统设计方案 79
2.4 基于脉宽调制的API补偿方案 83
2.5 小数分频的暂态干扰与固有非线性 86
2.5.1 实时补偿的暂态干扰 86
2.5.2 小数分频的固有非线性 88
2.6 基于采样-保持的时分API补偿设计方案 92
2.6.1 采样-保持单元与环路线性模型 92
2.6.2 时分API补偿模型设计 94
2.6.3 N计数器与定时触发电路原理 98
2.7 两点调制与数字化调频 99
2.7.1 基于相位调制器的两点调频 99
2.7.2 基于参考调制的两点调频 100
2.7.3 基于滤波器前后注入的两点调频 101
2.7.4 数字化调频 102
第三章 ∑-△调制小数N频率合成技术 105
3.1 ∑-△调制AD变换器基本原理 105
3.2 ∑-△调制器MASH模型 107
3.3 小数分频∑-△调制模型与环路输出相位噪声 112
3.4 基于MASH模型的小数分频器结构设计与实现 117
3.4.1 3阶∑-△调制小数N分频器 117
3.4.2 ∑-△调制小数分频器的工作时钟考虑 122
3.4.3 ∑-△调制器与PFD干扰考虑及环路测试 122
3.5 前馈式单环∑-△调制器结构方案 124
3.5.1 具有前馈和反馈的过采样内插调制AD变换器原理与结构 125
3.5.2 前馈式单环∑-△调制器 127
3.5.3 几种典型的前馈系数与传递函数 129
3.6 混合型和多环结构∑-△调制器 134
3.6.1 混合型结构∑-△调制器 134
3.6.2 多环结构∑-△调制器 135
3.6.3 切比雪夫型∑-△调制器 138
3.7 基于多种级联组合的高阶MASH模型 139
3.7.1 MASH 2-1型3阶∑-△调制结构模型 140
3.7.2 MASH 2-2型4阶∑-△调制结构模型 140
3.7.3 MASH 2-1-1型4阶∑-△调制结构模型 141
3.7.4 具有定标的MASH 2-1-1型4阶∑-△调制结构模型 141
3.8 几种∑△调制器的噪声成型特性与结构寄生对比 143
3.9 基于HK-EFM与SP-EFM模型的高阶∑-△调制器 146
3.9.1 HK-EFM模型 146
3.9.2 HK-EFM-MASH模型与传递函数 147
3.9.3 HK-EFM-MASH的定标与修正 148
3.9.4 SP-EFM模型 150
3.9.5 SP-EFM-MASH模型与传递函数 151
3.10 半周期∑-△调制器结构方案 152
第四章 ∑-△调制器的结构寄生与随机模型 155
4.1 近代数学与数论基础 155
4.2 量化器结构寄生的数学描述 167
4.3 ∑-△调制器MASH模型序列长度分析 171
4.3.1 1阶EFM模型和输出序列长度分析 171
4.3.2 2阶MASH 1-1模型序列长度分析 173
4.3.3 3阶MASH 1-1-1模型序列长度分析 177
4.4 基于素数模量化器的HK-EFM-MASH模型序列长度分析 188
4.4.1 单级HK-EFM的序列长度 188
4.4.2 2阶和高阶HK-EFM-MASH模型输出序列长度 190
4.5 基于量化输出参与运算的SP-EFM-MASH模型序列长度分析 193
4.5.1 高阶SP-EFM-MASH模型输出序列长度 193
4.5.2 基于位数扩展的SP-EFM-MASH模型输出序列长度 197
4.6 多电平量化器EFM模型与序列长度分析 198
4.6.1 1阶EFM模型输出序列长度 198
4.6.2 2阶EFM模型输出序列长度 199
4.6.3 3阶EFM模型输出序列长度 202
4.6.4 4阶EFM模型输出序列长度 205
第五章 基于抖动的SDM模型与输出序列长度 208
5.1 伪随机序列基础 208
5.1.1 基于LFSR的伪随机序列发生器 208
5.1.2 m序列的特性 210
5.2 抖动序列与多重求和的奇偶性 212
5.2.1 抖动序列K值的奇偶性 213
5.2.2 抖动序列K？值的奇偶性 215
5.3 基于抖动的MASH模型序列周期分析 217
5.3.1 基于dm1［n］抖动的MASH 1-1-1模型序列周期分析 217
5.3.2 基于dm2［n］抖动的MASH 1-1-1模型序列周期分析 226
5.3.3 基于dm3［n］抖动的MASH 1-1-1模型序列周期分析 233
5.3.4 注入±1方波调制抖动的SDM模型与序列长度 239
5.3.5 伪随机抖动序列成型处理 244
第六章 剩余量化噪声抑制与CP泵失配误差成型技术 245
6.1 剩余量化噪声的获取和抑制技术 245
6.1.1 小数环中的剩余量化噪声 245
6.1.2 MASH结构中剩余量化噪声的获取与抵消方案 247
6.1.3 多环结构中剩余量化噪声的获取与抵消方案 249
6.2 动态单元匹配（DEM）技术 252
6.2.1 并行多比特DAC结构原理与失配误差 252
6.2.2 动态单元匹配原理与失配成型 254
6.3 分段失配成型技术 257
6.3.1 段失配及成型原理 257
6.3.2 1阶段失配噪声成型 261
6.3.3 2阶段失配噪声成型 264
6.3.4 3阶段失配噪声成型 264
6.4 剩余量化误差抵消通道的信号处理模型 265
6.4.1 抵消通道的增益失配 265
6.4.2 抵消DAC电流脉冲持续时间的误差 268
6.4.3 再量化和段失配噪声的影响 270
6.5 基于FIR滤波技术的剩余量化噪声抑制 272
6.5.1 基于FIR滤波器的剩余量化噪声抑制原理与框图 272
6.5.2 一种降低延时误差的改进型实现方案 276
6.6 小数N锁相环中充电泵的误差与非线性效应 278
6.6.1 充电泵的误差及来源 278
6.6.2 失配误差的非线性效应 280
6.7 充电泵线性化技术 282
6.7.1 Pedestal充电泵线性化技术 282
6.7.2 NMES失配误差成型技术 285
6.7.3 PMES失配误差成型技术 286
第七章 微波毫米波频率合成信号发生器技术方案 290
7.1 信号发生器的主要技术参数 290
7.1.1 频率特性 291
7.1.2 输出特性 292
7.1.3 调制特性 293
7.1.4 扫描特性 295
7.2 基于FLL+PLL的射频捷变频信号发生器 296
7.2.1 整机基本工作原理 296
7.2.2 延时鉴频器及传递函数 299
7.2.3 FLL+PLL方案设计及相位噪声传递函数 301
7.2.4 频率捷变特性 304
7.3 250 kHz～67 GHz微波毫米波频率合成信号发生器 307
7.3.1 整机基本工作原理 308
7.3.2 3～10 GHz波段频率合成器设计方案 309
7.3.3 低频段和微波毫米波频段的扩展 316
7.4 75～110 GHz/110～170 GHz BWO基波频率合成信号发生器 321
7.4.1 系列化BWO频率合成信号发生器整机方案 321
7.4.2 毫米波频率合成相位噪声传递模型 328
7.4.3 高分辨率毫米波频率合成信号发生器整机方案 330
参考文献 337