第1章 绪论 1
1.1模拟信号与数字信号 1
1.2数字脉冲信号 2
1.3模拟电路与数字电路 4
1.4数字系统简介 5
1.4.1电子计算机 5
1.4.2数字信号处理器 6
本章小结 6
习题 7
第2章 数制与码制 8
2.1数制 8
2.1.1十进制 8
2.1.2 R进制 9
2.1.3二进制 9
2.1.4八进制和十六进制 9
2.2算术运算 10
2.2.1二进制数的算术运算 12
2.2.2八进制数的算术运算 14
2.2.3十六进制数的算术运算 16
2.3数制之间的转换 18
2.3.1 R进制转换为十进制 19
2.3.2十进制转换为二进制 19
2.3.3二进制数与八进制数、十六进制数之间的相互转换 20
2.4计算机中数的表示方法 22
2.4.1原码及其运算 22
2.4.2补码及其运算 23
2.4.3反码及其运算 27
2.5计算机中的码 28
2.5.1码的概念 28
2.5.2数值编码 28
2.5.3字符码和其他码 29
2.5.4检错码和纠错码 33
本章小结 35
习题 36
第3章 逻辑函数及其简化 38
3.1基本逻辑运算 38
3.1.1逻辑代数的二值逻辑 38
3.1.2逻辑非和非运算 39
3.1.3逻辑乘和与运算 40
3.1.4逻辑加和或运算 42
3.1.5逻辑运算的优先级 43
3.2复合逻辑运算 44
3.2.1与非门 44
3.2.2或非门 44
3.2.3异或门 45
3.2.4同或门 45
3.2.5其他复合门 46
3.3逻辑代数的基本定律 47
3.3.1逻辑等式的证明 47
3.3.2常用的基本定理 48
3.3.3逻辑运算的完备集 48
3.4逻辑代数的基本规则 49
3.4.1代换规则 49
3.4.2对偶规则 49
3.4.3反演规则 51
3.5逻辑代数的常用公式 52
3.5.1并项公式 52
3.5.2消冗余因子公式 52
3.5.3消冗余项公式 53
3.6逻辑函数及其描述方法 53
3.6.1逻辑函数表达式 53
3.6.2逻辑图 54
3.6.3真值表 55
3.6.4卡诺图 55
3.6.5标准表达式 56
3.7逻辑函数的简化 59
3.7.1逻辑简化的意义和标准 59
3.7.2公式法简化 59
3.7.3卡诺图法简化 60
本章小结 65
习题 65
第4章 集成逻辑电路基础 69
4.1晶体管的开关特性 69
4.1.1 PN结 69
4.1.2二极管的开关特性 71
4.1.3 BJT的开关特性 73
4.1.4 MOSFET的开关特性 75
4.1.5 MOS模拟开关 79
4.2逻辑门电路 80
4.2.1三种基本逻辑门 81
4.2.2复合型逻辑门 81
4.3晶体管-晶体管逻辑电路 82
4.3.1简单的门电路 82
4.3.2 TTL门 84
4.3.3 TTL门的主要参数 86
4.3.4改进的TTL门 89
4.4 CMOS逻辑电路 92
4.4.1 CMOS反相器 93
4.4.2 CMOS逻辑门 94
4.4.3 CMOS三态门 96
4.5其他常用的门电路 97
4.5.1 BI-CMOS门 97
4.5.2超高速CMOS电路 99
本章小结 100
习题 101
第5章 组合逻辑电路的分析与设计 103
5.1组合逻辑电路的特点 103
5.2组合逻辑电路的分析 104
5.3组合逻辑电路的最小化设计 108
5.4组合逻辑电路的竞争和险象 112
5.4.1功能险象的判断方法 114
5.4.2逻辑险象的判断方法 115
5.4.3险象的消除方法 117
本章小结 119
习题 119
第6章 常用的组合逻辑功能器件 123
6.1编码器 123
6.1.1 4线-2线编码器 123
6.1.2优先编码器 124
6.1.3集成编码器 125
6.2译码器 128
6.2.1二进制译码器 128
6.2.2二-十进制译码器 133
6.2.3显示译码器 134
6.3数据选择器 137
6.3.1双4选1数据选择器 137
6.3.2 8选1数据选择器 138
6.4数据分配器 143
6.5数值比较器 144
6.6奇偶校验位产生与校验电路 149
6.6.1奇偶校验位 149
6.6.2奇偶校验电路和校验位产生电路 150
6.6.3中规模集成奇偶校验电路74280 150
6.7算术运算电路 152
6.7.1 1位二进制加法器 152
6.7.2逐位进位的全加器 153
6.7.3超前进位的4位二进制全加器74283 154
6.7.4减法运算 157
6.7.5补码的加、减法共用电路 158
6.7.6用加法器设计组合逻辑电路 160
6.8算术逻辑单元ALU 162
6.8.1 1位算术逻辑单元 162
6.8.2中规模集成算术逻辑单元 168
本章小结 170
习题 170
第7章 触发器 176
7.1锁存器 177
7.1.1锁存器的原理 177
7.1.2锁存器的描述方法 180
7.1.3锁存器的特点 180
7.1.4锁存器的应用 181
7.2带有控制端的锁存器 181
7.2.1门控R-S锁存器 182
7.2.2门控D锁存器 183
7.2.3门控J-K锁存器 185
7.2.4门控T锁存器 186
7.3主从触发器 187
7.3.1主从R-S触发器 187
7.3.2主从J-K触发器 188
7.4边沿触发器 189
7.4.1边沿D触发器 190
7.4.2传输延迟J-K触发器 191
7.5 CMOS触发器 193
7.5.1 CMOS传输门构成的锁存器 193
7.5.2 CMOS传输门构成的主从结构D触发器 194
7.6集成触发器 195
7.7触发器类型之间的相互转换 196
7.7.1通过比较状态转移方程的方法进行转换 196
7.7.2利用触发器状态转移真值表进行转换 197
本章小结 198
习题 198
第8章 时序逻辑电路的分析与设计 204
8.1时序逻辑电路的基本结构与方程描述 205
8.2时序逻辑电路的描述方法 206
8.2.1状态转移方程 207
8.2.2时序逻辑电路的状态转移真值表 207
8.2.3时序逻辑电路的状态转换图 208
8.2.4时序逻辑电路的时序图（工作波形图） 209
8.3同步时序逻辑电路的分析方法 209
8.4异步时序逻辑电路的分析 214
8.5时序逻辑电路的设计 217
8.5.1同步时序逻辑电路的设计 217
8.5.2简单异步时序逻辑电路的设计 228
本章小结 230
习题 230
第9章 常用的时序逻辑电路模块 239
9.1寄存器和移位寄存器 239
9.1.1寄存器 239
9.1.2移位寄存器 240
9.2计数器 254
9.2.1二进制计数器 254
9.2.2十进制计数器 263
9.3集成计数器的应用 266
9.3.1计数器的级联 266
9.3.2使用单个计数电路构成任意进制计数器（模值小于单个计数器模值） 267
9.3.3构成分频器 269
9.3.4构成脉冲节拍 270
9.4序列信号发生器 270
9.4.1给定序列信号设计电路 271
9.4.2已知序列长度设计序列信号发生器 275
本章小结 277
习题 278
第10章 半导体存储器 284
10.1存储器的基本概念 284
10.1.1存储器的地址和容量 284
10.1.2存储器的基本操作 286
10.1.3 RAM和ROM比较 288
10.2 RAM的电路结构与工作原理 288
10.2.1 RAM的基本结构 288
10.2.2静态随机存取存储器（SRAM） 289
10.2.3动态随机存取存储器（DRAM） 292
10.3 DDR SDRAM和QDR SRAM简介 296
10.3.1 DDR SDRAM 297
10.3.2 QDR SRAM 297
10.4 ROM的电路结构与应用 298
10.4.1 ROM的结构与读、写方式 298
10.4.2 PROM及其发展 300
10.5存储器容量扩展 302
10.5.1位扩展（字长扩展） 303
10.5.2字扩展 304
10.5.3字位扩展 305
本章小结 306
习题 306
第11章 可编程逻辑器件 309
11.1可编程逻辑器件的基本结构和电路表示方法 310
11.1.1 PLD的基本结构 310
11.1.2 PLD电路的表示方法 310
11.2可编程逻辑阵列PLA 311
11.3可编程阵列逻辑PAL 312
11.3.1基本的PAL电路——PAL16L8 312
11.3.2带触发器输出的PAL电路——PAL16R8 314
11.4通用阵列逻辑GAL 317
11.4.1 GAL器件的基本结构 317
11.4.2输出逻辑宏单元OLMC 319
11.4.3 GAL器件的结构控制字 320
11.5复杂可编程逻辑器件CPLD 321
11.5.1 MAX7000器件的功能块 322
11.5.2 MAX7000器件的宏单元 323
11.5.3 MAX7000器件的乘积项分配器 325
11.5.4 MAX7000器件的可编程内部连接矩阵 325
11.5.5 MAX7000器件的输入／输出块 326
11.5.6 MAX7000系列器件编程简介 327
11.6现场可编程门阵列FPGA 328
11.6.1 FPGA的基本结构 328
11.6.2可编程逻辑块（CLB）结构 328
11.6.3 Stratix Ⅱ系列FPGA的LAB 330
11.6.4 Stratix Ⅱ系列FPGA的互连资源 333
11.6.5 Stratix Ⅱ系列FPGA的输入／输出模块 333
11.6.6 Stratix Ⅱ系列FPGA的DSP模块 333
11.6.7 Stratix Ⅱ系列FPGA编程简介 335
本章小结 337
习题 337
第12章 数模与模数转换 343
12.1数模转换的基本原理 344
12.2常用的数模转换方案 346
12.2.1开关树译码方案 346
12.2.2权电阻网络译码方案 347
12.2.3权电流译码方案 348
12.2.4权电容译码方案 349
12.3数模转换的主要技术指标 350
12.3.1分辨率 350
12.3.2转换精确度 351
12.3.3转换速度 352
12.4集成DAC的工作原理及应用 352
12.4.1双缓冲8位DAC：DAC0832 352
12.4.2 DAC0832与数据总线接口方式 354
12.4.3双极性数模转换方案 355
12.5模数转换的基本原理 358
12.5.1采样定理 358
12.5.2模数转换过程 359
12.5.3量化误差 360
12.6几种常见的模数转换方案 361
12.6.1并行比较型ADC 361
12.6.2分级并行比较型ADC 363
12.6.3逐次逼近型ADC 363
12.6.4双积分型ADC 365
12.7模数转换的技术指标 367
12.7.1分辨率 367
12.7.2转换精度 367
12.7.3转换速度 368
12.8集成ADC及其应用 368
12.8.1逐次比较型8位ADC：ADC0804 368
12.8.2集成ADC: ADC0804的应用 369
本章小结 371
习题 371
第13章 数字系统设计 373
13.1数字系统的基本概念 373
13.2算法状态机 374
13.3逐次逼近型转换器数字系统设计 375
13.3.1系统功能分析 376
13.3.2控制器的设计 378
13.4交通信号灯控制指挥系统设计 379
13.4.1系统功能分析 379
13.4.2系统逻辑划分 380
13.4.3控制器的设计 381
13.4.4处理器的设计 383
本章小结 385
习题 386
第14章 硬件描述语言与设计 388
14.1硬件描述语言Verilog HDL简介 388
14.1.1 Verilog HDL简介 388
14.1.2程序结构 389
14.2 Verilog HDL基本语法 390
14.2.1基本程序结构 390
14.2.2语法 390
14.2.3模块的主要描述方式 395
14.3 Verilog HDL描述逻辑电路实例 397
14.3.1组合逻辑电路的Verilog HDL语言描述 398
14.3.2时序逻辑电路模块的VerilogHDL语言描述 404
本章小结 406
习题 406
第15章 基于HDL的系统设计 408
15.1基于HDL的设计方法 408
15.2 Quartus Ⅱ软件的介绍 409
15.3 Verilog HDL的综合与仿真 411
15.3.1 Verilog HDL的综合过程 411
15.3.2 Verilog HDL的仿真 414
15.4设计实例 419
15.5数字控制器的Verilog HDL实现 423
本章小结 429
习题 429
参考文献 430