1 SoC设计概述 1
1.1 发展概貌 1
1.2 主要设计方法——自顶向下方法 2
1.3 设计流程中的重点问题 3
1.4 工具的支持 5
2 硬件描述语言Verilog 6
2.1 Verilog语言的一般结构 6
2.1.1 模块 6
2.1.2 数据流描述方式 6
2.1.3 行为描述方式 7
2.1.4 结构描述方式 8
2.1.5 混合描述方式 8
2.2 Verilog语言要素 9
2.2.1 标识符、注释和语言书写的格式 9
2.2.2 系统任务和函数 10
2.2.3 编译指令 10
2.2.4 值集合 11
2.2.5 数据类型 13
2.2.6 位选择和部分选择 15
2.2.7 参数 15
2.3 表达式与操作符 16
2.4 结构描述方式 19
2.4.1 常用的内置基本门 19
2.4.2 门时延问题 20
2.4.3 门实例数组 20
2.4.4 模块和端口 21
2.4.5 模块实例语句 21
2.4.6 模块使用举例 22
2.5 数据流描述方式 23
2.5.1 连续赋值语句 23
2.5.2 举例 24
2.5.3 连线说明赋值 24
2.5.4 时延 24
2.5.5 连线时延 25
2.5.6 举例 26
2.6 行为描述方式 27
2.6.1 过程结构 27
2.6.2 时序控制 28
2.6.3 语句块 30
2.6.4 过程性赋值 32
2.6.5 if语句 34
2.6.6 case语句 34
2.6.7 循环语句 35
2.7 设计共享 36
2.7.1 任务 36
2.7.2 函数 37
2.7.3 系统任务和系统函数 38
2.8 HDL仿真软件简介 41
3 可编程逻辑器件 51
3.1 引言 51
3.2 GA概述 51
3.3 PLD概述 52
3.3.1 PLD的基本结构 52
3.3.2 PLD的分类 53
3.3.3 PROM阵列结构 53
3.3.4 PLA阵列结构 54
3.3.5 PAL（GAL）阵列结构 54
3.3.6 FPGA（Field Programmable Gate Array） 55
3.3.7 PLD的开发 60
3.4 FPGA的开发实例 61
3.4.1 Quartus Ⅱ的启动 62
3.4.2 建立新设计项目 63
3.4.3 建立新的Verilog HDL文件 65
3.4.4 建立新的原理图文件 66
3.4.5 设置时间约束条件 67
3.4.6 引脚绑定 69
3.4.7 编译 70
3.4.8 仿真 72
3.4.9 器件编程 74
4 逻辑综合 76
4.1 引言 76
4.2 组合逻辑综合介绍 76
4.3 二元决定图（Binary-Decision Diagrams） 79
4.3.1 ROBDD的原理 79
4.3.2 ROBDD的应用 81
4.4 Verilog HDL与逻辑综合 82
4.5 逻辑综合的流程 86
4.6 门级网表的验证 90
4.6.1 功能验证 90
4.6.2 时序验证 91
4.7 逻辑综合对电路设计的影响 91
4.7.1 Verilog编程风格 92
4.7.2 设计分割 94
4.7.3 设计约束条件的设定 95
4.8 时序电路综合举例 96
4.9 Synopsys逻辑综合工具简介 102
4.9.1 实例电路——m序列产生器 103
4.9.2 利用Synopsys的DesignCompiler进行综合的基本过程 104
4.10 总结 109
5 自动布局布线 110
5.1 自动布局布线的一般方法和流程 110
5.1.1 数据准备和输入 110
5.1.2 布局规划、预布线、布局 111
5.1.3 时钟树综合 112
5.1.4 布线 114
5.1.5 设计规则检查和一致性检查 115
5.1.6 输出结果 115
5.1.7 其他考虑 115
5.2 自动布局布线软件介绍 115
5.2.1 Apollo一般情况介绍 116
5.2.2 Apollo库的文件结构 116
5.2.3 逻辑单元库——TSMC 0.25 μm CMOS库 117
5.3 自动布局布线的处理实例 117
5.3.1 电路实例 117
5.3.2 数据准备和导入 127
5.3.3 数据导入步骤 127
5.3.4 布图 129
5.3.5 预布线 133
5.3.6 单元布局 135
5.3.7 布线 137
5.3.8 数据输出 139
5.3.9 自动布局布线的优化 140
6 SoC设计 143
6.1 SoC的基本概念 143
6.1.1 SoC的特征和条件 143
6.1.2 SoC的设计方法学问题 144
6.2 基于平台的SoC设计方法 149
6.2.1 一般方法 149
6.2.2 设计分工 151
6.3 ARM平台SoC设计方法 153
6.3.1 简介 153
6.3.2 标准的SoC平台 155
6.3.3 支持工具和验证方法 158
6.3.4 操作系统端口 163
6.3.5 ARM的扩展IP 163
6.3.6 第三方伙伴计划 164
6.4 研究方向 164
7 SoC测试方法 166
7.1 引言 166
7.2 测试步骤 166
7.3 常用的可测试性设计方法 168
7.3.1 扫描路径法 168
7.3.2 内建自测试法 170
7.3.3 边界扫描法 172
7.4 缺陷和故障 177
7.4.1 缺陷分类 177
7.4.2 故障模型及其分类 177
7.5 测试向量生成 183
7.6 SoC测试面临的挑战 184
参考文献 186