第一章 功率半导体器件的耐压基本技术 1
1.1 概述 2
1.1.1 功率半导体器件的击穿电压 2
1.1.2 结终端技术 2
1.1.3 RESURF技术 3
1.2 平面终端技术 4
1.2.1 结击穿与曲率效应 4
1.2.2 场板技术 7
1.2.3 场限环技术 12
1.2.4 结终端扩展技术 16
1.2.5 磨角终端技术 25
1.2.6 复合终端技术 28
1.3 衬底终端技术 31
1.3.1 衬底终端（STT）的基本结构 31
1.3.2 STT的机理 32
1.3.3 STT的典型结构和特性 39
1.4 纵向终端技术 44
1.4.1 体内附加场 44
1.4.2 沟槽终端技术 46
1.4.3 纵向场板技术 50
1.4.4 纵向JTE（VJTE）技术 61
1.5 RESURF技术 72
1.5.1 体硅RESURF技术 72
1.5.2 SOI RESURF技术 81
1.5.3 SR,DR及TR的统一纵向耐压模型 86
1.5.4 MR条件和耐压模型 98
参考文献 100
第二章 超结器件 106
2.1 概述 107
2.1.1 功率半导体器件的基本特性 107
2.1.2 耐压层的作用基础与分析方法 108
2.1.3 VDMOS和IGBT 111
2.1.4 超结器件的问世 114
2.2 超结器件原理 116
2.2.1 超结概念与电荷场 116
2.2.2 超结电场的二维性 120
2.2.3 超结等势关系 130
2.2.4 超结的耐压归一化 132
2.2.5 超结全耗尽与非全耗尽耐压模式 133
2.2.6 超结临界场增强 136
2.3 超结器件的基本特性 140
2.3.1 杂质密度DC 140
2.3.2 超结器件的耐压与比导通电阻的关系［26］ 144
2.3.3 超结器件电荷非平衡 148
2.3.4 超结器件的I-V特性和安全工作区 154
2.3.5 超结器件瞬态特性 169
2.4 横向超结器件 175
2.4.1 泊松方程解与特征厚度 175
2.4.2 衬底辅助耗尽效应 178
2.4.3 等效衬底（ES）模型［46］ 180
2.4.4 横向超结器件的耐压与比导通电阻的关系 189
2.4.5 横向超结器件的典型结构 191
2.5 典型的超结器件 196
2.5.1 超结IGBT 196
2.5.2 部分超结结构 201
2.5.3 超结肖特基器件 202
2.5.4 OB超结结构 204
2.5.5 高k耐压层结构 205
2.5.6 介质电荷薄层超结结构 207
2.6 超结制作技术 207
参考文献 211
第三章 介质场增强技术及其SOI横向高压器件 219
3.1 SOI技术概述 219
3.2 SOI高压器件和模型 223
3.2.1 SOI高压器件 223
3.2.2 SOI高压器件解析模型 227
3.3 SOI高压器件介质场增强技术 231
3.3.1 SOI高压器件介质场增强理论分析 231
3.3.2 介质场增强模型与技术 243
3.4 电荷型SOI高压器件 254
3.4.1 具有双面电荷槽的新型700V SOI LDMOS 254
3.4.2 部分SOI的新型高压（大于1200V）电荷槽型MOSFET 258
3.4.3 新型薄膜双面阶梯埋氧层功率MOSFET 269
3.4.4 具有消除背栅偏置效应的新型高压SOI器件 272
3.4.5 界面固定电荷SOI高压器件新结构和耐压模型 284
3.5 低k型介质埋层SOI高压器件 293
3.5.1 变k介质埋层SOI高压器件与解析模型 293
3.5.2 低k介质埋层PSOI高压器件 304
3.6 薄膜SOI高压器件 309
3.6.1 薄硅层临界电场模型与阈值能量模型 309
3.6.2 薄膜SOI高压器件及耐压模型［81］ 323
3.6.3 薄膜SOI阶梯漂移区LDMOS新结构及耐压模型［82］ 328
参考文献 337
第四章 体内场降低技术与新器件 344
4.1 REBULF技术 344
4.2 REBULF LDMOS结构与耐压分析 351
4.3 部分浮空层REBULF LDMOS 359
4.4 多浮空层REBULF LDMOS 364
4.5 REBULF SJ-MOSFET 367
4.6 部分浮空层SJ-MOSFET理论分析和工艺实现 372
参考文献 378
第五章 功率半导体器件的发展 381
5.1 功率半导体器件的定义与作用 381
5.2 功率半导体器件的分类 382
5.3 功率半导体器件的发展 383
5.3.1 功率二级管 383
5.3.2 功率晶体管 388
5.3.3 晶闸管类器件 427
5.3.4 功率集成电路 428
5.4 总结 429
参考文献 430
附录 443