1.1 集成电路的发展 1
第1章 集成电路设计概论 1
1.2 IC的分类 2
1.3 IC设计的要求 8
1.4 电子设计自动化技术的发展 9
1.5 IC的设计方法学 10
1.6 深亚微米和纳米工艺对EDA技术的挑战 14
1.7 SOC设计方法 16
参考文献 20
2.1.1 CMOS工艺层 21
第2章 CMOS工艺及版图 21
2.1 基本工艺 21
2.1.2 晶片工艺 22
2.1.3 光刻工艺 22
2.1.4 氧化工艺 24
2.1.5 离子注入 25
2.1.6 淀积与刻蚀 26
2.2 CMOS工艺流程 27
2.3 互连 30
2.4 工艺改进 32
2.5.1 电阻 33
2.5 无源器件 33
2.5.2 电容 34
2.6 版图设计规则 36
2.6.1 版图概述 36
2.6.2 几何设计规则 36
2.6.3 电气设计规则 39
2.6.4 设计规则检查 39
2.7 闩锁效应 39
参考文献 40
习题 41
3.1 MOS晶体管模型 42
第3章 MOS晶体管模型与CMOS模拟电路基础 42
3.1.1 MOS器件的结构 43
3.1.2 阈值电压 44
3.1.3 MOS晶体管的大信号特性 46
3.1.4 MOS器件电容 53
3.1.5 MOS晶体管的小信号模型 55
3.1.6 短沟道效应 59
3.1.7 小结 65
3.2 CMOS模拟电路的基本模块 66
3.2.1 MOS开关 66
3.2.2 有源电阻 69
3.2.3 电流源与电流镜 70
3.2.4 电压基准和电流基准 77
3.2.5 小结 87
3.3 单级CMOS放大器 87
3.3.1 共源放大器 88
3.3.2 源跟随器 103
3.3.3 共栅放大器 109
3.3.4 共源共栅放大器 113
3.3.5 差动放大器 118
3.3.6 小结 141
3.4 运算放大器 141
3.4.1 性能参数 142
3.4.2 一级运放 145
3.4.3 两级运放 173
3.4.4 运放的稳定性与频率补偿 174
3.4.5 带输出级的运算放大器 190
3.4.6 小结 191
3.5 比较器 191
3.5.1 比较器特性 192
3.5.2 差动比较器 193
3.5.3 两级比较器 193
3.5.4 箝位比较器与迟滞比较器 196
3.5.5 采用正反馈的比较器 199
3.5.6 自动调零 200
参考文献 201
习题 202
第4章 CMOS数字电路基础 208
4.1 互补静态CMOS反相器 208
4.1.1 基本原理 208
4.1.2 直流特性 209
4.1.3 瞬态特性 214
4.1.4 功耗 222
4.2 CMOS传输门 225
4.2.1 NMOS传输晶体管 225
4.1.5 小结 225
4.2.2 PMOS传输晶体管 226
4.2.3 CMOS传输门 226
4.3 静态CMOS逻辑结构 229
4.3.1 互补CMOS逻辑门 230
4.3.2 伪NMOS电路 240
4.3.3 传输门逻辑 243
4.4 钟控CMOS 247
4.5 动态CMOS逻辑结构 248
4.5.1 基本原理 249
4.5.2 瞬态特性及功耗 250
4.5.3 影响设计的几个问题 251
4.5.5 多米诺逻辑 254
4.5.4 动态电路的级联 254
4.5.6 NP-CMOS（Zipper） 256
4.5.7 动态逻辑的特点 256
4.6 如何选择逻辑类型 256
4.7 CMOS寄存器 257
4.7.1 基本概念 258
4.7.2 静态锁存器和寄存器 259
4.7.3 动态锁存器和寄存器 262
4.7.4 真单相时钟寄存器 262
习题 265
参考文献 265
4.7.5 小结 265
第5章 模拟电路设计 267
5.1 数／模（D/A）转换器 267
5.1.1 D/A转换器的原理与性能 268
5.1.2 并行D/A转换器 271
5.1.3 并行D/A转换器分辨率的提高 279
5.1.4 串行D/A转换器 284
5.1.5 小结 286
5.2 模／数（A/D）转换器 286
5.2.1 A/D转换器的性能 286
5.2.2 串行A/D转换器 291
5.2.3 中速A/D转换器 293
5.2.4 高速A/D转换器 297
5.2.5 过采样∑-△A/D转换器 305
5.2.6 小结 319
5.3 开关电容电路 319
5.3.1 开关电容放大器 320
5.3.2 开关电容积分器 334
5.3.3 开关电容滤波器 342
5.4 锁相环 352
5.4.1 简单锁相环 352
5.4.2 电荷泵锁相环 370
5.4.3 锁相环中的非理想效应 379
5.4.4 延迟锁相环 385
5.4.5 应用 387
参考文献 390
习题 391
第6章 数字子系统设计 393
6.1 加法器 393
6.1.1 一位全加器的定义 393
6.1.2 一位全加器的电路实现 394
6.1.3 加法器电路逻辑设计 397
6.2 移位寄存器 405
6.3 计数器 407
6.4.1 二进制乘法定义 409
6.4 乘法器 409
6.4.2 部分积生成 411
6.4.3 部分积累加 412
6.4.4 最终求和 416
6.5 MOS存储器 416
6.5.1 存储器基本结构 417
6.5.2 ROM 420
6.5.3 SRAM 428
6.5.4 DRAM 432
6.5.5 非易失性读写存储器 436
6.5.6 CAM存储器 442
6.5.7 存储器外围电路 444
6.5.8 高性能存储器 455
6.6 I/O电路 467
6.6.1 输入电路 467
6.6.2 输出电路 483
参考文献 485
习题 486
附录 492
第7章 可编程逻辑器件（FPGA与CPLD） 498
7.1 概述 498
7.2.1 反熔丝编程技术 502
7.2 可编程器件的编程技术 502
7.2.2 静态RAM编程技术 503
7.2.3 EPROM和EEPROM编程技术 504
7.3 可编程器件分类 504
7.4 复杂可编程逻辑器件（CPLD） 506
7.4.1 A1tera公司MAX7000系列CPLD 507
7.4.2 Xilinx公司XC9500系列CPLD 510
7.4.3 Lattice公司ispLSI 5000系列CPLD 516
7.5 基于SRAM编程的FPGA 520
7.5.1 Spartan系列FPGA 520
7.5.2 FLEX10K系列EPGA 527
7.6 基于反熔丝技术的FPGA 534
7.6.1 Axcelerator系列FPGA结构概述 535
7.6.2 AX系列基本单元 536
7.6.3 AX系列I/O单元 539
7.6.4 AX系列的布线资源 540
7.6.5 AX系列的其他结构特性 543
7.7 用于SOPC的可编程逻辑器件 546
7.7.1 可编程逻辑发展趋势 546
7.7.2 平台FPGA 547
7.7.3 SOPC器件的设计开发流程 571
参考文献 574
习题 575