第1章 EDA技术概述 1
1.1 EDA技术的内涵及发展历程 1
1.2 EDA技术的核心 3
1.3 VHDL特点及优势 6
第2章 可编程逻辑器件原理 8
2.1 PLD概述 8
2.2 低密度PLD 11
2.3 主流CPLD和FPGA公司及其器件 19
2.4 基于Quartus Ⅱ开发的Altera公司产品简介 42
第3章 VHDL结构及要素 47
3.1 VHDL基本单元及其构成 47
3.2 端口信号赋值 61
3.3 库、程序包、配置 67
3.4 时序电路描述 75
3.5 VHDL子程序 86
第4章 VHDL基础 96
4.1 VHDL文字规则 96
4.2 VHDL数据对象 100
4.3 VHDL操作符 103
4.4 VHDL数据类型 112
4.5 基本仿真 127
第5章 VHDL语句 138
5.1 顺序语句 138
5.2 并行语句 165
5.3 属性描述语句 190
第6章 有限状态机 203
6.1 状态机基础 203
6.2 状态机的设计 207
6.3 有限状态机的状态编码 213
6.4 非法状态的处理 222
6.5 序列检测器设计 224
第7章 Quartus Ⅱ文本设计及仿真方法 228
7.1 Quartus Ⅱ简介 228
7.2 开发板简介 229
7.3 Quartus Ⅱ文本输入设计方法 230
7.4 Quartus Ⅱ功能和时序仿真 241
第8章 Quartus Ⅱ原理图设计及测试方法 248
8.1 直接数字合成器设计 248
8.2 频移键控（FSK）调制器设计 265
8.3 相移键控（BPSK）调制器设计 267
8.4 设计的JTAG下载和AS编程 269
8.5 Quartus Ⅱ内嵌逻辑分析仪测试方法 271
第9章 ModelSim仿真 279
9.1 在ModelSim中添加Altera器件库 279
9.2 ModelSim基本使用方法 281
9.3 ModelSim功能仿真 284
9.4 ModelSim时序仿真 291
第10章 DSP Builder设计方法 295
10.1 MATLAB简介 295
10.2 DSP Builder简介 296
10.3 幅度调制 297
10.4 基于DSP Builder的DDS 303
10.5 DSP Builder的层次化设计 306
10.6 ModelSim功能仿真 309
10.7 ModelSim时序仿真 312
10.8 SignalTap Ⅱ波形测试 316
10.9 频移键控调制 316
第11章 SOPC设计 324
11.1 Nios Ⅱ概况 324
11.2 SOPC系统搭建 327
11.3 Nios Ⅱ IDE开发 339
11.4 程序下载 344
11.5 测试JTAG UART的功能 345
11.6 程序烧写 346
第12章 优化和时序分析 348
12.1 时序优化的意义 348
12.2 面积和时序优化 350
12.3 资源利用优化 357
12.4 时序优化技术 369
12.5 功率优化 378
参考文献 394