1.1 关于EDA 1
第1章 绪论 1
1.2 关于VHDL 3
1.3 关于自顶向下的系统设计方法 5
1.4 关于应用VHDL的EDA过程 6
1.5 关于在系统编程技术 9
1.6 关于FPGA/CPLD的优势 10
1.7 关于VHDL的学习 10
第2章 VHDL入门 12
2.1 用VHDL设计多路选择器和锁存器 12
2.2 用VHDL设计全加器 15
3.1 实体（ENTITY） 19
第3章 VHDL程序结构 19
3.2 结构体（ARCHITECTURE） 26
3.3 块语句结构（BLOCK） 29
3.4 进程（PROCESS） 32
3.5 子程序（SUBPROGRAM） 35
3.5.1 函数（FUNCTION） 36
3.5.2 重载函数（OVERLOADED FUNCTION） 39
3.5.3 过程（PROCEDURE） 43
3.5.4 重载过程（OVERLOADED PROCEDURE） 45
3.6 库（LIBRARY） 46
3.7 程序包（PACKAGE） 49
3.8 配置（CONFIGURATION） 52
习题 54
第4章 VHDL语言要素 56
4.1 VHDL文字规则 56
4.2 VHDL数据对象 59
4.2.1 变量（VARIABLE） 60
4.2.2 信号（SIGNAL） 61
4.2.3 常数（CONSTANT） 64
4.3 VHDL数据类型 65
4.3.1 VHDL的预定义数据类型 66
4.3.2 IEEE预定义标准逻辑位与矢量 69
4.3.3 其它预定义标准数据类型 71
4.3.4 用户自定义数据类型方式 72
4.3.5 枚举类型 74
4.3.6 整数类型和实数类型 75
4.3.7 数组类型 75
4.3.8 记录类型 77
4.3.9 数据类型转换 79
4.4 VHDL操作符 83
4.4.1 操作符种类 83
4.4.2 逻辑操作符 84
4.4.3 关系操作符 86
4.4.4 算术操作符 88
习题 95
4.4.5 重载操作符 95
第5章 VHDL顺序语句 97
5.1 赋值语句 97
5.1.1 信号和变量赋值 98
5.1.2 赋值目标 99
5.2 流程控制语句 101
5.2.1 IF语句 101
5.2.2 CASE语句 104
5.2.3 LOOP语句 108
5.2.4 NEXT语句 112
5.2.5 EXIT语句 113
5.3 WAIT语句 114
5.4 子程序调用语句 118
5.5 返回语句（RETURN） 121
5.6 空操作语句（NULL） 122
5.7 其它语句和说明 123
5.7.1 属性（ATTRIBUTE）描述与定义语句 123
5.7.2 文本文件操作（TEXTIO） 129
5.7.3 ASSERT语句 130
5.7.4 REPORT语句 131
5.7.5 决断函数 131
习题 132
第6章 VHDL并行语句 134
6.1 进程语句 135
6.2 块语句 140
6.3 并行信号赋值语句 141
6.3.1 简单信号赋值语句 141
6.3.2 条件信号赋值语句 142
6.3.3 选择信号赋值语句 142
6.4 并行过程调用语句 144
6.5 元件例化语句 146
6.6 类属映射语句 148
6.7 生成语句 149
习题 154
7.1 行为描述 157
第7章 VHDL的描述风格 157
7.2 数据流描述 159
7.3 结构描述 160
习题 162
第8章 仿真 163
8.1 VHDL仿真 163
8.2 延时模型 168
8.2.1 固有延时 168
8.2.2 传输延时 169
8.3 仿真δ 169
8.4 仿真激励信号的产生 169
8.5 VHDL测试基准 172
8.6 VHDL系统级仿真 175
习题 176
第9章 综合 177
9.1 VHDL综合 177
9.2 有关可综合性的考虑 180
9.3 寄存器引入方法 181
9.3.1 容易发生的错误 181
9.3.2 常规寄存器的引入 186
9.3.3 具有时钟门控结构寄存器的引入 189
9.3.4 同步置位／复位功能的引入 190
9.3.5 异步置位／复位功能的引入 191
9.4 引入寄存器的有关技巧 193
9.5 三态门引入方法 197
9.6 资源共享 202
习题 204
第10章 有限状态机FSM 205
10.1 一般状态机设计 206
10.2 状态机的状态编码 218
10.3 状态机剩余状态处理 220
习题 222
第11章 数字滤波器设计 223
11.1 基于FPGA的数字滤波器优势 223
11.2.1 FIR滤波器结构与原理简要 225
11.2 FIR数字滤波器设计 225
11.2.2 FIR滤波器设计方案确定 228
11.2.3 FIR滤波器主系统设计 231
11.2.4 FIR滤波器附加功能实现 235
11.3 IIR数字滤波器设计 237
11.3.1 IIR滤波器设计方案 237
11.3.2 IIR滤波器的实现 240
习题 243
第12章 VHDL设计平台使用向导 244
12.1 ispVHDL使用向导 244
12.1.2 ispVHDL设计套件介绍 245
12.1.1 ispLSI系列介绍 245
12.1.3 ispVHDL设计向导 246
12.2 Altera MAX+plus Ⅱ VHDL使用向导 255
12.3 MAX+plus Ⅱ与Synplify接口 264
12.4 Xilinx Foundation VHDL使用向导 265
12.4.1 Foundation设计流程 266
12.4.2 VHDL输入方式设计向导 267
习题 275
第13章 VHDL设计实践与实验 276
13.1 8位并行预置加法计数器设计 276
实验习题 277
13.2 位宽可预置中断处理器 279
13.3 静态随机存储器（SRAM）设计 280
实验习题 280
实验习题 281
13.4 堆栈设计 282
实验习题 283
13.5 8位硬件加法器设计 283
实验习题 285
13.6 8位硬件乘法器设计 285
实验习题 290
13.7 乒乓球游戏电路设计 290
实验习题 296
13.8 序列检测器设计 296
13.9 正负脉宽数控调制信号发生器设计 297
实验习题 297
实验习题 299
13.10 “梁祝”乐曲演奏电路设计 300
实验习题 305
13.11 RS232通信方式控制电子琴 305
实验习题 309
13.12 数字频率计设计 309
实验习题 313
13.13 PC机、单片机、FPGA双向通信 314
实验习题 316
13.14 VGA显示器彩条信号发生器设计 316
实验习题 319
13.15 A/D采样控制器设计 320
实验习题 324
13.16 D/A接口电路与波形发生器设计 324
实验习题 326
13.17 MCS-51单片机与CPLD接口逻辑设计 326
13.17.1 总线方式 326
13.17.2 独立方式 327
实验习题 329
13.18 PS/2键盘接口逻辑设计 330
13.19 7段LED译码显示电路设计 331
实验习题 333
第14章 电子设计竞赛实例介绍 334
14.1 多功能等精度频率计 334
14.1.1 测频原理 334
14.1.2 测频专用模块工作原理和设计 335
14.1.3 频率计功能模块的VHDL描述 337
14.1.4 测频主系统实现 341
14.1.5 专用模块测试控制信号说明 342
14.2 电子设计竞赛开发板 342
实战习题 345
附录1 GW48型EDA实验开发系统使用介绍 345
附录2 一些FPGA和CPLD芯片引脚图 362