第1章 绪论 1
参考文献 13
第2章 集成电路制作工艺 15
2.1 集成电路加工的基本操作 15
2.2 典型的CMOS结构和工艺 17
2.2.1 MOS晶体管的结构和分类 18
2.2.2 n阱CMOS结构和工艺 21
2.2.3 体硅CMOS中的闩锁效应 26
2.2.4 CMOS版图设计规则 28
2.3 深亚微米CMOS结构和工艺 32
2.3.1 浅沟槽隔离 33
2.3.2 外延双阱工艺 35
2.3.3 沟道区的逆向掺杂和环绕掺杂结构 35
2.3.4 n+、p+两种类型的硅栅 38
2.3.5 在沟道两端形成极浅的源、漏延伸区（SDE） 38
2.3.6 硅化物自对准结构 39
2.3.7 铜互连 40
2.4 pn结隔离双极结构和工艺 43
2.4.1 pn结隔离SBC结构工艺流程 44
2.4.2 SBC结构工艺的分析与设计考虑 48
2.4.3 SBC结构晶体管版图和平面尺寸的确定 52
2.4.4 SBC结构工艺在VLSI应用中的局限性 54
2.5 氧化物隔离双极结构和工艺 54
2.5.1 典型氧化物隔离工艺流程 55
2.5.2 LOCOS隔离工艺分析 58
2.5.3 先进的全凹氧化LOCOS隔离技术介绍 59
2.6 先进的双极器件结构和工艺 63
2.6.1 先进的双极晶体管结构的三个基本特征 63
2.6.2 先进的双极晶体管的典型工艺 68
2.7.1 SOI CMOS结构 75
2.7 SOI CMOS结构和工艺 75
2.7.2 SOI CMOS基本工艺 77
2.7.3 SOI CMOS的优越性 79
2.8 BiCMOS结构和工艺 81
参考文献 83
第3章 集成电路中的器件及模型 87
3.1 长沟道MOS器件模型 87
3.1.1 MOS晶体管的阈值电压 87
3.1.2 MOS晶体管的电流-电压特性 92
3.1.3 MOS晶体管的亚阈值电流 99
3.1.4 MOS晶体管的瞬态特性 104
3.1.5 MOS晶体管交流小信号模型 115
3.1.6 MOS晶体管的特征频率 118
3.2 小尺寸MOS器件中的二级效应 119
3.2.1 短沟道效应 119
3.2.2 窄沟道效应 122
3.2.3 饱和区沟道长度调制效应 124
3.2.4 迁移率退化和速度饱和 127
3.2.5 热电子效应 133
3.3 SPICE中的MOS晶体管模型 137
3.3.1 LEVEL=1的模型 138
3.3.2 LEVEL=2的模型 140
3.3.3 LEVEL=3的模型 142
3.3.4 LEVEL=4的模型 144
3.3.5 四种MOS晶体管模型的比较 149
3.4 双极型器件的大信号模型 149
3.4.1 本征晶体管的EM模型 150
3.4.2 本征EM模型的等效电路 156
3.4.3 集成双极晶体管的寄生效应 157
3.4.4 EM2模型等效电路 166
3.5 双极型器件的小信号模型 167
3.5.1 交流小信号模型 168
3.5.2 晶体管特征频率fT 173
3.6 SPICE中的双极晶体管模型 174
3.7 集成电路中的无源元件 185
3.7.1 集成电路中的电阻 185
3.7.2 集成电路中的电容 188
3.7.3 集成电路中的电感 194
3.7.4 集成电路中的互连线 195
参考文献 209
第4章 数字集成电路的基本单元电路 214
4.1 MOS反相器 214
4.1.1 CMOS反相器的直流特性 214
4.1.2 CMOS反相器的瞬态特性 222
4.1.3 CMOS和NMOS反相器性能比较 231
4.2 静态CMOS逻辑电路 237
4.2.1 CMOS与非门 238
4.2.2 CMOS或非门 242
4.2.3 复杂逻辑门的设计 245
4.2.4 用静态CMOS逻辑门实现任意组合逻辑 247
4.3 类NMOS逻辑电路 251
4.4 MOS传输门逻辑电路 253
4.4.1 MOS传输门的基本特性 253
4.4.2 用传输门实现组合逻辑 258
4.4.3 传输门阵列逻辑 260
4.4.4 CPL和DPL电路 262
4.5 动态CMOS逻辑电路 264
4.5.1 动态逻辑电路的特点 264
4.5.2 预充-求值的动态CMOS电路 265
4.5.3 多米诺（Domino）CMOS电路 269
4.5.4 时钟同步CMOS（C2MOS）电路 273
4.5.5 NORA电路和TSPC电路 274
4.5.6 时钟信号的产生 276
4.6 CMOS逻辑电路的功耗 277
4.6.1 CMOS逻辑电路的功耗来源 277
4.6.2 影响功耗的主要因素 281
4.7 双极饱和型逻辑电路 289
4.7.1 RTL电路 289
4.7.2 DTL电路 290
4.7.3 TTL电路 292
4.7.4 肖特基TTL电路 295
4.7.5 先进的肖特基TTL电路 298
4.7.6 集成注入逻辑（I2L）电路 301
4.8 ECL电路 303
4.8.1 ECL电路的直流特性 303
4.8.2 ECL电路的瞬态特性 308
4.8.3 ECL电路的功耗 309
4.8.4 ECL电路的版图设计 310
4.8.5 ECL电路的特点及其应用范围 311
4.9.1 BiCMOS反相器 312
4.9 BiCMOS逻辑电路 312
4.9.2 BiCMOS基本逻辑门 314
4.9.3 BiCMOS和CMOS电路性能的比较 316
参考文献 318
第5章 数字集成电路中的基本模块 321
5.1 组合逻辑电路 321
5.1.1 多路器和逆多路器 321
5.1.2 编码器和译码器 326
5.1.3 全加器 332
5.2 时序逻辑电路 338
5.2.1 双稳态电路 339
5.2.2 触发器 340
5.2.3 移位寄存器 349
5.2.4 计数器 354
参考文献 358
第6章 CMOS集成电路的I/O设计 360
6.1 输入缓冲器 360
6.2 输出缓冲器 363
6.3 ESD保护电路 367
6.4 三态输出和双向缓冲器 372
参考文献 375
第7章 MOS存储器 376
7.1 MOS存储器的分类 376
7.2 存储器的总体结构 378
7.3 存储器的单元结构 383
7.3.1 DRAM单元结构和工作原理 383
7.3.2 SRAM单元结构和工作原理 387
7.3.3 ROM单元结构和工作原理 390
7.3.4 FeRAM和MRAM单元结构和工作原理 395
参考文献 400
第8章 集成电路的设计方法和版图设计 403
8.1 集成电路的设计方法 403
8.1.1 集成电路的设计抽象和层次化的实现方法 403
8.1.2 集成电路的设计流程 405
8.1.3 集成电路的设计方法 406
8.2 集成电路的版图设计 410
8.2.1 版图设计概述 410
8.2.2 全定制版图设计 412
8.2.3 基于单元的定制版图设计 416
8.2.4 基于门阵列的半定制版图设计 418
8.2.5 整个芯片的版图设计 420
8.2.6 版图设计自动化 425
8.2.7 版图的检查和掩模版制作 427
参考文献 432
关键词索引 433
附录 439
附录1 主要物理常数 439
附录2 Si、SiO2、Si3N4在300K的主要特性 439
附录3 常用单位词头 440