1.1 集成电路的发展 1
第1章 集成电路设计概述 1
1.2 集成电路设计流程及设计环境 4
1.3 集成电路制造途径 5
1.4 集成电路设计的知识范围 6
思考题 8
第2章 集成电路材料、结构与理论 9
2.1 了解集成电路材料 9
2.1.1 硅 10
2.1.2 砷化镓 10
2.1.4 绝缘材料 11
2.1.3 磷化铟 11
2.1.5 金属材料 12
2.1.6 多晶硅 13
2.1.7 材料系统 14
2.2 半导体基础知识 15
2.2.1 半导体的晶体结构 15
2.2.2 本征半导体与杂质半导体 15
2.3 PN结与结型二极管 16
2.3.1 PN结的扩散与漂移 16
2.3.2 PN结型二极管 17
2.4.1 双极型晶体管的基本结构 18
2.4 双极型晶体管基本结构与工作原理 18
2.3.4 欧姆型接触 18
2.3.3 肖特基结二极管 18
2.4.2 双极型晶体管的工作原理 19
2.5 MOS晶体管的基本结构与工作原理 20
2.5.1 MOS晶体管的基本结构 20
2.5.2 MOS晶体管的工作原理 21
2.5.3 MOS晶体管的伏安特性 21
思考题 25
本章参考文献 25
第3章 集成电路基本工艺 27
3.1 外延生长 27
3.2 掩膜版的制造 28
3.3 光刻原理与流程 31
3.3.1 光刻步骤 31
3.3.2 曝光方式 32
3.4 氧化 34
3.5 淀积与刻蚀 34
3.6 掺杂原理与工艺 35
思考题 37
本章参考文献 37
第4章 集成电路器件工艺 39
4.1 双极型集成电路的基本制造工艺 40
4.1.1 双极型硅工艺 40
4.1.2 HBT工艺 41
4.2.1 MESFET工艺 43
4.2 MESFET和HEMT工艺 43
4.2.2 HEMT工艺 44
4.3 MOS和相关的VLSI工艺 46
4.3.1 PMOS工艺 47
4.3.2 NMOS工艺 49
4.3.3 CMOS工艺 52
4.4 BiCMOS工艺 54
思考题 57
本章参考文献 57
5.1 MOS场效应管 59
5.1.1 MOS管伏安特性的推导 59
第5章 MOS场效应管的特性 59
5.1.2 MOS电容的组成 60
5.1.3 MOS电容的计算 62
5.2 MOS管的阈值电压VT 63
5.3 体效应 66
5.4 MOSFET的温度特性 66
5.5 MOSFET的噪声 67
5.6 MOSFET尺寸按比例缩小 67
5.7 MOS器件的二阶效应 70
5.7.1 L和W的变化 70
5.7.2 迁移率的退化 72
5.7.3 沟道长度的调制 73
5.7.5 狭沟道效应引起的门限电压的变化 74
5.7.4 短沟道效应引起的门限电压的变化 74
思考题 75
本章参考文献 75
第6章 集成电路器件及SPICE模型 76
6.1 无源器件结构及模型 76
6.1.1 互连线 76
6.1.2 电阻 76
6.1.3 电容 79
6.1.4 电感 80
6.1.5 分布参数元件 82
6.2 二极管电流方程及SPICE模型 85
6.2.1 二极管的电路模型 85
6.2.2 二极管的噪声模型 86
6.3 双极型晶体管电流方程及SPICE模型 87
6.3.1 双极型晶体管的EM模型 87
6.3.2 双极型晶体管的GP模型 90
6.4 结型场效应JFET（N.JF/PJF）模型 90
6.5 MESFET（NMF/PMF）模型（SPICE3.x） 91
6.6 MOS管电流方程及SPICE模型 92
6.7 SPICE数模混合仿真程序的设计流程及方法 95
6.7.1 采用SPICE的电路设计流程 95
6.7.2 电路元件的SPICE输入语句格式 96
6.7.3 电路特性分析语句 102
6.7.4 电路特性控制语句 104
6.7.5 SPICE电路输入文件举例 106
思考题 107
本章参考文献 108
7.1 工艺流程的定义 109
第7章 集成电路版图设计 109
7.2 版图几何设计规则 110
7.3 图元 113
7.4 电学设计规则 118
7.5 布线规则 119
7.6 版图设计 120
7.7 版图验证 123
7.8 版图数据提交 124
思考题 124
本章参考文献 125
8.1.1 双极型镜像电流源 126
第8章 模拟集成电路基本单元 126
8.1 电流源电路设计 126
8.1.2 MOS电流镜 128
8.2 基准电压源设计 129
8.2.1 双极型三管能隙基准源 130
8.2.2 MOS基准电压源 131
8.3 单端反相放大器电路设计 132
8.3.1 基本放大电路 132
8.3.2 改进的CMOS推挽放大器 136
8.4 差分放大器电路设计 137
8.4.1 BJT差分放大器 137
8.4.2 MOS差分放大器 138
8.5 运算放大器电路 139
8.5.1 性能参数 140
8.5.2 套筒式共源共栅运放 141
8.5.3 折叠式共源共栅运放 143
8.5.4 两级运放 146
8.6 振荡器 147
8.6.1 多谐振荡器 147
8.6.2 环形振荡器 148
8.7 D/A与A/D转换 149
8.7.1 数模转换（D/A） 149
8.7.2 模数转换（A/D） 151
思考题 152
本章参考文献 153
第9章 数字集成电路基本单元与版图 154
9.1 TTL基本电路 154
9.1.1 TTL反相器 154
9.1.2 TTL与非门 155
9.1.3 TTL或非门 156
9.2 CMOS基本门电路及版图实现 157
9.2.1 CMOS反相器 157
9.2.2 CMOS与非门和或非门 166
9.2.3 CMOS传输门和开关逻辑 168
9.2.4 三态门 170
9.2.5 驱动电路 171
9.3.1 基本原理 172
9.3 数字电路标准单元库设计 172
9.3.2 库单元设计 173
9.4 焊盘输入/输出单元 174
9.4.1 输入单元 174
9.4.2 输出单元 175
9.4.3 输入/输出双向三态单元（I/O PAD） 182
9.5 了解CMOS存储器 183
9.5.1 动态随机存储器（DRAM） 185
9.5.2 静态随机存储器（SRAM） 190
9.5.3 闪存 193
本章参考文献 195
思考题 195
第10章 数字VLSI系统设计基础 196
10.1 HDL语言简介 196
10.1.1 VerilogHDL语言介绍 196
10.1.2 硬件描述语言VHDL 205
10.2 数字系统结构设计 211
10.2.1 主要设计方法 212
10.2.2 设计流程中的重点问题 212
10.3 逻辑综合 214
10.3.1 逻辑综合的流程 216
10.3.2 Verilog HDL与逻辑综合 219
10.4 数字系统的FPGA/CPLD硬件验证 222
10.4.1 GA概述 223
10.4.2 PLD概述 224
10.4.3 现场可编程门阵列（FPGA） 225
10.4.4 PLD的开发 230
10.5 自动布局布线 231
思考题 235
本章参考文献 235
第11章 集成电路的测试和封装 236
11.1 集成电路在芯片测试技术 236
11.2 集成电路封装形式与工艺流程 238
11.3 芯片键合 240
11.4 高速芯片封装 242
11.6 数字集成电路测试方法 243
11.6.1 可测试性的重要性 243
11.5 混合集成与微组装技术 243
11.6.2 测试基础 244
11.6.3 可测试性设计 245
思考题 247
本章参考文献 247
第12章 集成电路发展展望 249
12.1 先进集成电路工艺展望 249
12.2 SoC、SoPC、IP和嵌入式系统概念 252
12.2.1 SoC、SoPC和IP的概念 252
12.2.2 嵌入式系统概念 257
12.3 SoC发展的新增长点：生物芯片和微机电系统 262
思考题 263
本章参考文献 263