第1章 引言 1
1.1 ESD软件工具Prism中的模拟及数字部分的内容 1
1.2 重要的定义 3
1.2.1 ESD保护网络 3
1.2.2 ESD箝位 4
1.2.3 最大限制的绝对值及脉冲SOA 5
1.2.4 ESD脉冲技术指标 6
1.2.5 击穿及不稳定性 6
引言的DECIMM TM仿真例子 10
第2章 击穿及注入情形下半导体结构中的电导调制 11
2.1 重要的定义及限制 11
2.1.1 基本的半导体结构 11
2.1.2 电导调制及负微分电阻 12
2.1.3 空间电流的不稳定性、丝状电流形成及抑制 13
2.1.4 快返回工作 14
2.1.5 本章内容的方法要点 16
2.2 反向偏置p-n结的雪崩击穿 16
2.2.1 雪崩击穿现象的解析描述 17
2.2.2 p-p-n＋结构中雪崩击穿的数值分析 19
2.3 p-i-n结构中的双雪崩注入 22
2.3.1 效应的解析描述 22
2.3.2 p-i-n二极管结构的解析描述 22
2.4 Si n＋-n-n＋二极管结构中的雪崩注入 24
2.4.1 解析方法 25
2.4.2 仿真分析 26
2.5 n-p-n二极管结构中电导调制的不稳定性 27
2.5.1 浮置基区中的电导调制：二极管工作模式 27
2.6 三极管n-p-n结构中的电导调制 29
2.6.1 基极接地UEB=0（BVCES）时的击穿 29
2.6.2 发射极浮置IE=0时的情形 30
2.6.3 共发射极电路IB＜0时的雪崩注入 30
2.6.4 共发射极电路正偏基极电流IB＞0时的雪崩注入 35
2.6.5 共基极电路中的雪崩注入 37
2.7 PNP结构中的雪崩注入 38
2.8 Si p-n-p-n结构中的双注入 40
2.8.1 等效电路 40
2.8.2 p-n-p-n结构中的电导调制仿真 41
2.9 有负微分电阻的半导体结构中空间电流的不稳定性现象 43
2.9.1 雪崩注入时丝状电流的形成 45
2.9.2 双雪崩注入电导调制中的丝状电流效应 48
2.9.3 双注入情形中的电流丝效应 48
2.10 小结 49
第2章的DECIMM TM仿真例子 50
第3章 集成电路工艺技术的标准器件及ESD器件 51
3.1 集成电路工艺技术的ESD细节考虑 51
3.1.1 具有扩展电压元件的典型DGO CMOS工艺 51
3.1.2 BCD及BiCMOS集成工艺流程的ESD细节考虑 62
3.2 ESD脉冲状态的安全工作区 65
3.2.1 保持可靠性的SOA及电流不稳定性范围 66
3.2.2 ESD状态的脉冲SOA 67
3.2.3 BCD工艺中典型器件的ESD SOA 69
3.2.4 ESD器件的不稳定性范围及SOA 72
3.2.5 ESD器件的物理限制、空间热逸散 74
3.3 CMOS工艺中的低压ESD器件 77
3.3.1 快返回NMOS 77
3.3.2 FOX（TFO）ESD器件 80
3.3.3 LVTSCR和FOXSCR 82
3.3.4 低压雪崩二极管 83
3.4 BJT工艺中的ESD器件 86
3.4.1 集成NPN BJT器件 86
3.4.2 双极SCR 87
3.5 BCD及扩展电压CMOS工艺中的高压ESD器件 89
3.5.1 LDMOS-SCR及DeMOS-SCR器件 89
3.5.2 横向PNP BJT器件 91
3.5.3 高压雪崩二极管 95
3.6 双向器件 96
3.6.1 CMOS工艺中双向器件结构 96
3.6.2 高压双向器件 99
3.6.3 基于Si-Ge NPN BJT结构的双向ESD器件 100
3.7 ESD二极管及无源元件 104
3.7.1 正向偏置ESD二极管 104
3.7.2 无源元件 106
3.8 小结 111
第3章的DECIMM TM仿真例子 111
第4章 ESD箝位 117
4.1 有源NMOS箝位 119
4.2 具有内部阻挡结参考或dV/dt导通的低压箝位 121
4.2.1 快返回NMOS箝位 121
4.2.2 瞬态触发PMOS箝位 126
4.2.3 10V FOX快返回器件 126
4.2.4 LVTSCR及FOX-SCR箝位 128
4.2.5 高保持电压的LVTSCR箝位 130
4.2.6 SCR箝位中的触发特性控制 132
4.3 ESD箝位中的电压和电流参考 137
4.3.1 BiCMOS工艺中的低压箝位 138
4.3.2 具有电压参考的NPN箝位 140
4.4 高压ESD器件 142
4.4.1 具有内部阻挡结参考的20V NPN 142
4.4.2 具有外部横向雪崩二极管参考的NPN箝位 143
4.4.3 基于SCR的高压箝位 143
4.4.4 横向LPNP箝位 144
4.4.5 混合器件-电路双模式方法 144
4.5 自保护概念 148
4.5.1 器件级自保护 148
4.5.2 阵列级自保护 149
4.6 超高压电路的ESD保护 152
4.7 小结 154
第4章的DECIMM TM仿真例子 154
第5章 ESD网络设计原理 163
5.1 基于轨道的ESD保护网络 164
5.1.1 基于轨道和局部的ESD保护 164
5.1.2 采用快返回箝位基于轨道的ESD保护 166
5.1.3 采用有源箝位基于轨道的ESD保护 168
5.1.4 BiCMOS工艺中有源箝位设计的细节考虑 171
5.1.5 双极差分输入保护 176
5.1.6 双极输出保护 179
5.1.7 CMOS输入和输出保护 181
5.1.8 阵列级的考虑 183
5.1.9 二级保护的概念 185
5.2 基于局部箝位的ESD保护网络 191
5.2.1 局部ESD保护 191
5.2.2 串行数据线引脚情形研究 192
5.2.3 EEPROM中擦除引脚的保护 193
5.2.4 内部引脚的局部保护 196
5.2.5 高速I/O引脚的局部保护 198
5.3 多电压域的ESD网络 200
5.3.1 多电压域 200
5.3.2 具有单一有源箝位网络的多电压域保护 201
5.3.3 差分输入局部双向ESD保护 202
5.4 具有ESD紧密模型的ESD网络仿真 203
5.4.1 用于快返回NMOS及PMOS器件的紧密模型 204
5.4.2 快返回LVTSCR模型 204
5.4.3 扩展电压快返回紧密模型 205
5.4.4 高压漏极开路的电路分析 210
5.5 小结 211
第5章的DECIMM TM仿真例子 211
第6章 单通道模拟电路的ESD设计 219
6.1 放大器 220
6.1.1 放大器的产品系列及技术指标 220
6.1.2 放大器的ESD解决方案 224
6.1.3 双极输出高压音频放大器 226
6.1.4 低压放大器的双极输出保护 227
6.1.5 输入保护 229
6.1.6 CMOS输出 230
6.2 数-模转换器和模-数转换器 230
6.2.1 高速DAC的功能模块 231
6.3 高速接口I/O引脚 234
6.3.1 接口类模拟产品 234
6.3.2 集成电路电缆放电事件的测试程序 235
6.3.3 满足CDE要求的接口引脚ESD保护 237
6.4 小结 238
第6章的DECIMM TM仿真例子 239
第7章 电源管理电路的ESD保护 247
7.1 电源管理产品 247
7.1.1 电源管理产品及ESD挑战 247
7.1.2 集成的DC-DC转换器及控制器 250
7.1.3 集成电源阵列 251
7.2 低压电源电路ESD 263
7.2.1 低压电源开关模块 263
7.2.2 降压DC-DC转换器 265
7.2.3 低压开关引脚的局部快返回保护 266
7.3 集成高压调节器的ESD保护 270
7.3.1 集成异步降压调节器 270
7.3.2 同步调节器 273
7.4 控制器 280
7.4.1 异步降压-升压（SEPIC）控制器 280
7.4.2 同步降压控制器 283
7.5 光管理单元和LED驱动器 285
7.5.1 模拟LED技术 285
7.5.2 LED驱动器 286
7.5.3 光管理单元 287
7.6 其他例子的研究 292
7.6.1 电源阵列-ESD箝位的相互作用 292
7.6.2 N型外延层-N型外延层的瞬态闩锁 294
7.6.3 高压引脚保护的CDM 297
7.7 小结 301
第7章的DECIMM TM仿真例子 302
第8章 系统级和分立元件的ESD 309
8.1 系统级规范和标准 309
8.1.1 ESD鲁棒系统的意义 309
8.1.2 系统级ESD脉冲及模型 312
8.1.3 系统级事件的瞬态闩锁 316
8.1.4 系统级的保护元件 319
8.2 晶圆片人体金属模型测量 319
8.2.1 晶圆片HMM测试仪及脉冲等效电路 321
8.2.2 HMM-HBM元件的相关性 322
8.3 系统级引脚的片上设计 325
8.3.1 系统级保护的电路例子 325
8.4 热交换及热插拔 329
8.4.1 二级SCR ESD器件的概念 330
8.5 系统级封装的保护 334
8.6 分立元件的ESD鲁棒性 335
8.6.1 高可靠性系统中的分立元件 335
8.6.2 分立元件的ESD要求 336
8.6.3 有缺陷器件的基本数值分析及二晶体管模型 337
8.6.4 分立元件鲁棒性的实验评估 340
8.7 小结 344
第8章的DECIMM TM仿真例子 345
参考文献 348