第1章 概述 1
1.1 电子设计自动化简介 1
1.2 硬件描述语言 4
1.3 HDL相关EDA软件简介 6
习题1 7
第2章 半导体存储器与可编程逻辑器件 8
2.1 半导体存储器 8
2.2 PLD简介 14
习题2 36
第3章 数字系统 37
3.1 数字系统概述 37
3.2 数字系统设计方法 39
3.3 数字系统的实现方式 40
3.4 基于PLD的数字系统设计流程 41
习题3 45
第4章 VHDL设计初步 46
4.1 1位半加器的VHDL设计 46
4.2 1位半加器的VHDL仿真 49
4.3 VHDL的特点 51
习题4 52
第5章 VHDL结构 53
5.1 实体（ENTITY） 53
5.2 构造体（ARCHITECTURE） 57
5.3 库（LIBRARY） 62
5.4 包集合（PACKAGE） 63
5.5 配置 71
习题5 77
第6章 VHDL词法 78
6.1 VHDL基本常识 78
6.2 VHDL标示符 78
6.3 VHDL数据类型 79
6.4 VHDL数据对象 87
6.5 VHDL运算符 96
习题6 107
第7章 VHDL基本描述语句 108
7.1 顺序描述语句 108
7.2 并发描述语句 123
7.3 顺并描述语句 136
7.4 并发描述语句的多驱动问题 141
7.5 属性描述语句 141
习题7 152
第8章 组合逻辑电路VHDL设计 153
8.1 基本逻辑门电路 153
8.2 编码器 156
8.3 译码器 158
8.4 数据选择器 161
8.5 数据比较器 163
8.6 算术运算电路 167
习题8 172
第9章 时序逻辑电路VHDL设计 174
9.1 时钟信号及复位方式 174
9.2 基本触发器 177
9.3 寄存器 181
9.4 计数器 187
9.5 分频器 195
9.6 存储器 200
9.7 有限状态机 201
习题9 210
第10章 VHDL测试平台 211
10.1 概述 211
10.2 代码生成激励信号的测试平台 211
10.3 TEXTIO生成激励信号的测试平台 216
习题10 218
第11章 复杂系统的模块化设计 219
11.1 模块化设计流程 219
11.2 24小时数字钟的模块化设计 220
习题11 251
第12章 上机实验 252
实验一 QuartusⅡ软件的使用 252
实验二 VHDL构造体的结构描述 253
实验三 子程序与包集合的使用 254
实验四 信号和局部变量的使用与区别 255
实验五 运算符的使用 256
实验六 顺序描述语句的使用 257
实验七 并发描述语句的使用 258
实验八 顺序描述语句与并发描述语句之间的转换 258
实验九 异步复位和同步复位 259
实验十 同步时序逻辑和异步时序逻辑 260
实验十一 状态机的使用 261
实验十二 Modelsim软件的使用 262
附录A QuartusⅡ软件简明教程 263
附录B Modelsim软件简明教程 284
参考文献 295