第1章 数字逻辑基础 1
1.1 几种常用的数制 1
1.2 数制之间的相互转换 4
1.2.1 十进制数转换为二进制数 4
1.2.2 二进制数、十六进制数和八进制数之间的转换 6
1.3 二进制数的算术运算 6
1.3.1 无符号二进制数的算术运算 6
1.3.2 带符号二进制数的减法运算 8
1.4 二进制代码 10
1.4.1 二－十进制码 10
1.4.2 格雷码 11
1.4.3 ASCII码 11
1.5 二值逻辑变量与基本逻辑运算 12
1.6 逻辑代数基础 16
1.6.1 逻辑代数的基本定律和公式 16
1.6.2 逻辑代数的基本规则 17
1.7 逻辑函数的表示方法 18
1.8 逻辑函数的化简和变换 20
1.8.1 逻辑函数的公式化简法 20
1.8.2 逻辑函数的卡诺图化简法 22
1.8.3 多个逻辑函数的整体化简法 32
本章小结 33
习题 34
第2章 逻辑门电路 38
2.1 概述 38
2.1.1 数字集成电路简介 38
2.1.2 正逻辑与负逻辑 40
2.1.3 标准高低电平的规定 40
2.2 分立元件基本逻辑门电路 41
2.2.1 二极管的开关特性 41
2.2.2 二极管与门电路 42
2.2.3 二极管或门电路 43
2.2.4 晶体管的开关特性 44
2.2.5 晶体管非门电路 46
2.3 TTL逻辑门电路 47
2.3.1 TTL非门的基本电路 47
2.3.2 TTL非门的外部特性与主要参数 48
2.3.3 其他类型的TTL门电路 55
2.4 CMOS逻辑门电路 65
2.4.1 MOS管的开关特性 65
2.4.2 CMOS非门的基本电路 66
2.4.3 CMOS非门的外部特性与主要参数 68
2.4.4 其他类型的CMOS门电路 71
2.5 砷化镓逻辑门电路 77
2.6 各种门电路之间的接口问题 78
2.6.1 TTL与CMOS器件之间的接口 78
2.6.2 TTL和CMOS电路带负载时的接口问题 80
2.6.3 门电路多余输入端的处理 81
本章小结 82
习题 83
第3章 组合逻辑电路 88
3.1 组合逻辑电路的分析 88
3.2 组合逻辑电路的设计 91
3.3 组合逻辑电路中的竞争冒险 96
3.3.1 产生竞争冒险现象的原因 96
3.3.2 检查竞争冒险现象的方法 97
3.3.3 消除竞争冒险现象的方法 97
3.4 几种常用的组合逻辑电路 98
3.4.1 加法器 98
3.4.2 数值比较器 101
3.4.3 数据选择器 105
3.4.4 编码器 110
3.4.5 译码器 116
本章小结 128
习题 129
第4章 触发器 133
4.1 RS锁存器 133
4.1.1 RS锁存器的电路结构 133
4.1.2 工作原理及逻辑功能 134
4.2 电平触发的触发器 136
4.2.1 电路结构 136
4.2.2 工作原理及逻辑功能 137
4.2.3 电平触发D触发器 138
4.2.4 电平触发方式的工作特点 139
4.3 主从触发器 139
4.3.1 主从RS触发器 139
4.3.2 主从JK触发器 140
4.4 边沿触发器 143
4.4.1 CMOS传输门构成的边沿D触发器 143
4.4.2 维持－阻塞边沿D触发器 144
4.4.3 利用门电路传输延迟时间的边沿JK触发器 147
4.5 触发器的逻辑功能及相互转换 148
4.5.1 触发器逻辑功能分类 148
4.5.2 触发器功能转换 151
4.5.3 触发器的电气特性 153
本章小结 153
习题 154
第5章 时序逻辑电路 159
5.1 时序逻辑电路概述 159
5.1.1 时序逻辑电路的模型 159
5.1.2 时序逻辑电路的分类 160
5.1.3 时序逻辑电路的功能描述 160
5.2 同步时序逻辑电路的分析 163
5.2.1 分析同步时序逻辑电路的一般步骤 164
5.2.2 同步时序逻辑电路分析举例 164
5.3 同步时序逻辑电路的设计 167
5.3.1 设计同步时序逻辑电路的一般步骤 167
5.3.2 同步时序逻辑电路设计举例 168
5.4 异步时序逻辑电路的分析 174
5.5 寄存器和移位寄存器 175
5.5.1 寄存器 175
5.5.2 移位寄存器 176
5.5.3 移位寄存器的应用 178
5.6 计数器 181
5.6.1 异步计数器 182
5.6.2 同步计数器 185
5.6.3 集成计数器 189
本章小结 195
习题 196
第6章 半导体存储器与可编程逻辑器件 203
6.1 半导体存储器 203
6.1.1 只读存储器 204
6.1.2 静态随机存储器 206
6.1.3 动态随机存储器 207
6.1.4 存储器的扩展 208
6.2 可编程逻辑器件 210
6.2.1 PLD的发展 210
6.2.2 PLD的分类 211
6.2.3 PLD的结构原理 215
6.2.4 低密度PLD的结构原理 217
6.2.5 CPLD的结构原理 221
6.2.6 FPGA的结构原理 227
本章小结 232
习题 233
第7章 脉冲波形的变换与产生 235
7.1 脉冲电路与脉冲信号概述 235
7.2 单稳态触发器 236
7.2.1 CMOS门电路构成的单稳态触发器 236
7.2.2 单稳态集成触发器 239
7.2.3 单稳态触发器的应用 242
7.3 施密特触发器 244
7.3.1 门电路构成的施密特触发器 244
7.3.2 施密特触发器的应用 246
7.4 多谐振荡器 248
7.4.1 门电路构成的多谐振荡器 248
7.4.2 施密特触发器构成的多谐振荡器 250
7.4.3 石英晶体多谐振荡器 251
7.5 555定时器及其应用 252
7.5.1 555定时器 252
7.5.2 555定时器构成的单稳态触发器 253
7.5.3 555定时器构成的施密特触发器 255
7.5.4 555定时器构成的多谐振荡器 257
本章小结 259
习题 260
第8章 数／模与模／数转换器 265
8.1 D/A转换器 265
8.1.1 D/A转换器的基本原理 265
8.1.2 倒T形电阻网络D/A转换器 267
8.1.3 权电流型D/A转换器 268
8.1.4 D/A转换器的输出方式 270
8.1.5 D/A转换器的主要技术指标 271
8.1.6 集成D/A转换器及其应用 273
8.2 A/D转换器 276
8.2.1 直接型A/D转换器的工作原理 276
8.2.2 并行比较型A/D转换器 278
8.2.3 逐次逼近型A/D转换器 280
8.2.4 双积分型A/D转换器 282
8.2.5 V-F变换型A/D转换器 284
8.2.6 △-∑型A/D转换器 288
8.2.7 A/D转换器的主要技术指标 289
8.2.8 集成A/D转换器及其应用 290
本章小结 293
习题 294
第9章 数字系统设计自动化EDA 299
9.1 数字系统概述 299
9.1.1 数字系统的组成 299
9.1.2 数字系统的设计方法 300
9.1.3 数字系统的实现方式 301
9.2 EDA技术 301
9.3 Verilog HDL基础 302
9.3.1 Verilog HDL的基本结构 302
9.3.2 Verilog HDL语言要素 304
9.3.3 Verilog HDL描述语句 307
9.3.4 VerilogHDL描述方式 316
9.3.5 组合逻辑电路设计 317
9.3.6 时序逻辑电路设计 323
9.3.7 基于Verilog HDL的数字系统设计 329
本章小结 337
习题 337
参考文献 339