第1章 概述 1
1.1集成电路技术的发展和研究目标 3
1.1.1集成电路发展带来的挑战 3
1.1.2研究意义和研究目标 5
1.2国内外的研究现状 8
1.2.1低功耗电路结构 8
1.2.2低功耗性能分析 12
1.3本书的研究内容 17
第2章 集成电路低功耗设计概述 21
2.1集成电路功耗的组成 23
2.2集成电路低功耗设计方法 28
2.2.1集成电路的功耗分析 28
2.2.2低功耗设计方法 32
2.2.3不同层次的低功耗设计技术 38
2.3本章小结 40
第3章 可逆逻辑电路 41
3.1引言 43
3.2可逆 45
3.3可逆逻辑门 46
3.3.1 NOT逻辑门 46
3.3.2 CNOT逻辑门 47
3.3.3 （2-bit） Toffoli逻辑门 47
3.3.4 （m-bit） Toffoli逻辑门 49
3.3.5交换门 50
3.3.6控制交换门 51
3.4本章小结 52
第4章 可逆电路的符号综合方法 53
4.1引言 55
4.2不可逆逻辑的可逆化 56
4.3模板匹配法 60
4.4符号综合方法 65
4.4.1数学模型 67
4.4.2符号代数方法 73
4.4.3缩减时延 77
4.4.4成本函数 79
4.4.5减少垃圾线 79
4.4.6算法描述 80
4.4.7实验结果 81
4.5本章小结 84
第5章 考虑串扰的可逆电路综合 85
5.1引言 87
5.2串扰时延模型 88
5.2.1串扰计算 88
5.2.2串扰时延模型 91
5.3交换线间排列 92
5.4成本函数CF的确定 93
5.5综合算法 94
5.6实验结果 96
5.7本章小结 106
第6章 工艺参数变动下可逆电路的时延和漏功耗分析 109
6.1引言 111
6.2工艺参数变动下的时延分析 115
6.2.1加法ADD操作 118
6.2.2取最大值MAX操作 118
6.3工艺参数变动下的漏功耗分析 124
6.4实验结果 128
6.5本章小结 131
第7章 工艺参数变动下可逆电路的层次化性能分析 133
7.1引言 135
7.2层次模型 137
7.3物理级和逻辑级的详细分析 138
7.4层次化性能分析 139
7.4.1层次化方差分析 139
7.4.2 CH（相关系数-海森矩阵）参数约简方法 141
7.5探索时空参数下的高次模型拟合 143
7.5.1时空参数分析 144
7.5.2空间参数分析 145
7.6实验结果 150
7.7本章小结 153
第8章 可逆电路的测试综合方法 155
8.1引言 157
8.2经典电路的测试技术 158
8.2.1故障类型及建模 158
8.2.2故障模拟 161
8.2.3自动测试向量生成方法 164
8.2.4扫描设计 170
8.3可逆逻辑电路的可测性设计方法 182
8.3.1可测性可逆逻辑的基本概念 183
8.3.2构造可逆电路可测性实现的分析算法 186
8.3.3实验结果 200
8.4内建自测试 203
8.4.1伪随机序列生成电路 205
8.4.2 LFSR序列与反馈多项式的关系 206
8.4.3 LFSR序列特性 209
8.4.4伪随机序列电路的设计 211
8.5本章小结 213
结语 215
附录 219
附录1术语表 221
附录2 Grobner基 225
附录3典型的可逆电路综合算法 232
附录4实验所用到的部分可逆电路[106] 255
参考文献 281
后记 320