第1章 数字系统与VLSI 1
1．1 为什么要设计集成电路 2
1．2 集成电路制造 3
1．3 CMOS工艺 8
1．4 集成电路设计 10
1．5 基于IP核的芯片设计 16
1．6 展望未来 21
1．7 小结 21
1．8 参考文献 21
1．9 习题 22
第2章 制备和器件 23
2．1 引言 24
2．2 制备工艺 24
2．3 晶体管 27
2．4 连线和过孔 38
2．5 制备理论和实践 43
2．6 可靠性 50
2．7 版图设计和工具 53
2．8 参考文献 62
2．9 习题 62
第3章 逻辑门 64
3．1 引言 65
3．2 组合逻辑函数 65
3．3 静态互补门 67
3．4 逻辑开关 81
3．5 可选的门电路 82
3．6 低功耗门 87
3．7 电阻连线的延时 90
3．8 电感连线的延时 97
3．9 制造性设计 101
3．10 IP门 102
3．11 参考文献 103
3．12 习题 104
第4章 组合逻辑电路 107
4．1 引言 108
4．2 基于标准单元的布局 108
4．3 组合电路延时 114
4．4 逻辑和互连线设计 123
4．5 功率优化 128
4．6 开关逻辑电路 131
4．7 组合逻辑测试 133
4．8 参考文献 137
4．9 习题 137
第5章 时序电路 140
5．1 引言 141
5．2 锁存器和触发器 141
5．3 时序电路和时钟规则 147
5．4 性能分析 153
5．5 时钟生成 161
5．6 时序电路设计 162
5．7 功耗优化 171
5．8 设计验证 171
5．9 时序测试 173
5．10 参考文献 176
5．11 习题 176
第6章 子系统设计 179
6．1 引言 180
6．2 组合移位器 181
6．3 加法器 182
6．4 算术逻辑单元 186
6．5 乘法器 186
6．6 高密度存储器 190
6．7 图像传感器 196
6．8 现场可编程门阵列 197
6．9 可编程逻辑阵列 199
6．10 总线和片上网络 201
6．11 数据路径 212
6．12 IP子系统 213
6．13 参考文献 216
6．14 习题 216
第7章 平面布图 218
7．1 引言 219
7．2 平面布图方法 219
7．3 全局互连 225
7．4 平面布图设计 230
7．5 片外连接 231
7．6 参考文献 236
7．7 习题 236
第8章 体系结构设计 238
8．1 引言 239
8．2 硬件描述语言 239
8．3 RTL级设计 253
8．4 流水线技术 259
8．5 高层综合 264
8．6 低功耗体系结构 274
8．7 GALS系统 276
8．8 体系结构测试 277
8．9 IP模块 279
8．10 设计方法学 280
8．11 MPSoC设计 285
8．12 参考文献 287
8．13 习题 287
附录A 芯片设计师词典 289
附录B 硬件描述语言 296
参考文献 303
中英文术语对照表 314