第1章 绪论 1
1.1数字信号处理概述 1
1.2数字信号处理系统实现方法 6
1.2.1 ASIC（集成电路） 7
1.2.2 DSP（数字信号处理器） 7
1.2.3 FPGA现场可编程门阵列 8
1.2.4其他数字信号处理器 9
1.2.5常用数字信号处理系统优缺点比较 9
1.3数字信号处理芯片发展历程 9
1.3.1 ASIC芯片发展 9
1.3.2 DSP芯片发展 10
1.3.3 FPGA的发展 12
1.4数字信号处理的应用 12
第2章DSP实时处理与数制表示 14
2.1数字信号处理系统概述 14
2.2数字／模拟转换 16
2.2.1定点数 17
2.2.2浮点数 26
2.2.3 ADC采样过程 30
2.2.4 DAC重构过程 31
2.3实时信号处理 32
2.3.1数据流处理方法 32
2.3.2数据流处理 33
2.3.3数据块处理 34
2.4 DSP的处理速度 36
2.4.1 DSP执行程序时间估计方法 36
2.4.2 DSP性能指标 37
第3章DSP处理结构与数据传输 40
3.1硬件乘法器和乘加单元 40
3.2零开销循环 41
3.3环形buffer 44
3.4码位倒序 46
3.5哈佛结构 47
3.6流水线技术 50
3.7超标量与超长指令字处理器 64
3.7.1超标量处理器 65
3.7.2超长指令字（VLIW）处理器 67
3.7.3超标量与超长指令字（VLIW）的区别 68
3.8 DSP的传输速度 69
3.8.1 DMA控制技术 69
3.8.2 DMA控制器与传输控制块 70
第4章DSP芯片的构成与开发流程 74
4.1 DSP芯片的基本结构 74
4.1.1典型 DSP TS201S基本结构 74
4.1.2 ADSP-TS201S常用引脚分类 78
4.1.3 ADSP-TS201S算法处理性能 78
4.2 DSP中数据传输和处理方法 79
4.2.1 ADSP-TS201S高效数据访问与传输方法 79
4.2.2 ADSP-TS201S中数据处理方法的优化（实时处理） 86
4.3 DSP系统常用的编程和控制方法 86
4.3.1 ADSP-TS201S中LDF文件的编写 87
4.3.2 Main函数及典型处理流程 88
4.3.3 ADSP-TS201S中系统初始化程序 88
4.3.4中断的使用方法 91
第5章DSP多片互联与FPGA应用 95
5.1并行处理系统互联结构 95
5.2 DSP并行处理系统中常用的互联结构 96
5.2.1利用外部存储器接口组成并行结构 96
5.2.2 ADI公司多处理器并行结构 97
5.2.3 TI公司多处理器并行结构 98
5.3 DSP互联技术总结 99
5.4 FPGA简介 100
5.4.1 FPGA的内部资源 101
5.4.2 FPGA的引脚分类 104
5.4.3 DSP与FPGA的比较 105
5.5 FPGA内部资源使用 107
5.5.1寄存器的定义和使用 107
5.5.2 FIFO资源的定义和使用 108
5.5.3与DSP相关的读／写操作 109
5.5.4时钟管理器的使用 112
第6章FPGA在实时处理中的应用 114
6.1系统概述 114
6.2 FPGA对ADC采样控制 116
6.3基于FPGA的正交采样和数字下变频 118
6.4脉冲压缩模块 121
6.5 FPGA与DSP之间的接口设计 128
第7章DSP在实时处理中的应用 131
7.1 ADSP-TS201S信号处理系统硬件结构 131
7.2系统中DSP内存分配以及不同处理器之间的数据传输 133
7.2.1 DSP与FPGA之间的数据通信 134
7.2.2 DSP之间Link口数据通信 137
7.3 ADSP-TS201S信号处理流程程序设计 141
7.3.1中断服务函数声明 143
7.3.2系统初始化 144
7.3.3从FPGA中FIFO使用DMA方式读取处理数据 147
7.3.4数据处理 148
7.3.5 DSP以DMA方式传输数据 149
7.4 DSP汇编语言并行优化 150
7.4.1 FFT在ADSP-TS201S中的并行优化方法 150
7.4.2 CFAR在ADSP-TS201S中的并行优化方法 157
7.5实时系统处理结果 160
第8章 实时图像处理系统 162
8.1 DSP芯片介绍 162
8.2系统功能与总体结构 163
8.2.1图像数据的采集 165
8.2.2图像数据的输出 165
8.3系统硬件结构设计 165
8.3.1 FPGA功能设计 165
8.3.2 DSP功能设计 166
8.3.3系统通信接口设计 168
8.4电源及时钟电路设计 180
8.4.1系统电源设计 180
8.4.2系统时钟设计 182
8.5原理图设计 183
8.5.1 DSP原理图设计 183
8.5.2 FPGA原理图设计 184
8.5.3整体布局布线 185
8.5.4 PCB布局 186
8.6系统功能调试 189
8.6.1系统电源调试 189
8.6.2系统时钟调试 189
8.6.3系统与图像采集系统间接口的调试 190
8.6.4系统FPGA功能调试 191
8.6.5 FPGA与SDRAM接口调试 193
8.6.6 FPGA与DSP之间通信接口调试 195
8.6.7 DSP功能调试 199
8.6.8 FPGA之间通信接口调试 200
8.6.9 EMIF接口调试 201
8.6.10 232接口调试 204
8.6.11 CAN总线接口调试 206
8.7系统性能 208
第9章 多核DSP系统结构与开发应用 209
9.1概述 209
9.2 NVIDIA GPU Fermi GTX470的LFM-PD处理系统 209
9.2.1 Fermi GPU的硬件结构 212
9.2.2 Fermi GPU的软件编程 215
9.3 PD-LFM算法的GPU实现 216
9.3.1 CPU-GPU的数据传输与内存分配 217
9.3.2 GPU中的FFT与IFFT 218
9.3.3 GPU中的匹配滤波、加窗与求模 219
9.3.4 GPU中的矩阵转置 221
9.3.5 GPU中的CFAR操作 222
9.4多核处理器Tile64 222
9.4.1 Tile64多核处理器架构 223
9.4.2基于Tile64的LFM-PD处理解决方案 225
第10章 实时处理系统外部接口 227
10.1存储类 227
10.1.1 Flash 227
10.1.2 SRAM 232
10.1.3 SDRAM（MT48LC4M32B2） 235
10.2硬盘接口 238
10.2.1硬盘接口简介 238
10.2.2硬盘读／写控制 241
10.2.3 FAT32文件系统实现 243
10.3 A/D、D/A转换器 248
10.3.1 ADC08D1000 248
10.3.2 AD9430 252
10.3.3 AD9753 257
10.4其他常用接口 261
10.4.1 MAX3100 261
10.4.2 PDIUSBD12 270
10.4.3 DS1302 276
10.4.4 CY7C68013A 279
附录A电子器件与CPU发展史 284
附录BDSP芯片的发展 287
附录CFPGA的发展 288