第1篇 Protel电路板设计 1
第1章 电子线路CAD技术概述 2
1.1 电子线路CAD概述 3
1.1.1 电子线路CAD概念 3
1.1.2 电子线路CAD/EDA发展概述 3
1.2 CAD/EDA软件工具 4
1.3 常用CAD/EDA软件工具 5
小结 7
习题 7
第2章 电路原理图设计 8
2.1 电路原理图概述 9
2.1.1 电路原理图的概念 9
2.1.2 电路原理图设计流程 9
2.2 电路原理图编辑环境设置 10
2.2.1 Protel DXP原理图环境介绍 10
2.2.2 Protel DXP电路原理图环境设置 11
2.3 加载原理图元件库 14
2.3.1 原理图元件库管理器 14
2.3.2 加载原理图元件库方法 15
2.4 放置和编辑元器件 18
2.4.1 放置元器件 18
2.4.2 编辑元器件 19
2.5 电路原理图电气连接 21
2.5.1 绘制导线 22
2.5.2 放置网络标号 24
2.5.3 绘制总线 26
2.5.4 绘制总线分支 28
2.5.5 放置电源端口及接地 30
2.5.6 放置电路节点 32
2.6 注释与说明 33
2.7 电气规则检查与报表输出 34
2.7.1 电气规则检查 34
2.7.2 报表输出 38
2.8 修整和保存电路原理图 41
小结 41
习题 41
第3章 原理图库元件设计 44
3.1 原理图库元件基本知识 45
3.1.1 原理图库元件概念 45
3.1.2 原理图库元件编辑器介绍 45
3.2 创建原理图库元件 48
3.3 创建原理图库文件 53
3.4 生成元件报表 54
3.4.1 元件报表 54
3.4.2 元件库报表 55
3.5 库元件规则检查 55
小结 57
习题 57
第4章 PCB设计 58
4.1 PCB概述 59
4.1.1 PCB发展历史 59
4.1.2 PCB分类 60
4.2 PCB的相关概念 61
4.2.1 导线 61
4.2.2 焊盘 61
4.2.3 过孔 62
4.2.4 丝印层 63
4.2.5 助焊膜和阻焊膜 63
4.2.6 飞线 63
4.3 PCB编辑环境介绍 64
4.3.1 图层的概念 64
4.3.2 PCB编辑器操作界面 65
4.4 PCB设计 68
4.4.1 电路板PCB设计方法 68
4.4.2 利用PCB向导设计PCB 69
4.4.3 利用原理图更新PCB 74
4.5 PCB设计高级操作 96
4.5.1 包地 96
4.5.2 补泪滴 98
4.5.3 覆铜 99
4.6 PCB设计规则检查 100
小结 102
习题 102
第5章 元器件封装设计 104
5.1 元器件封装概述 105
5.2 常用元器件封装 106
5.3 PCB封装库文件编辑器 108
5.3.1 PCB封装库文件编辑器界面 108
5.3.2 PCB封装库文件编辑器参数设置 109
5.4 手工设计元器件封装 111
5.5 利用向导创建元器件封装 114
5.6 元器件封装检查 117
小结 118
习题 118
第6章 信号完整性分析基础 120
6.1 信号完整性分析概述 121
6.2 信号完整性分析相关知识 121
6.2.1 高速电路与高速信号 121
6.2.2 电磁干扰EMI 122
6.2.3 传输线 122
6.2.4 瞬时阻抗与特征阻抗 123
6.2.5 反射 124
6.2.6 反射系数 124
6.2.7 终端匹配 125
6.2.8 串扰 126
6.2.9 过冲与下冲 127
6.3 基于Protel DXP的信号完整性分析 127
6.3.1 元器件SI模型 127
6.3.2 IBIS模型 129
6.3.3 信号完整性分析规则设置 130
6.4 信号完整性分析实例 132
6.4.1 基本设置 133
6.4.2 反射分析 134
小结 142
习题 142
第2篇 电路分析与仿真 145
第7章 PSpice 9概述 147
7.1 计算机辅助电路分析与仿真概述 148
7.2 PSpice集成环境简介 149
7.3 PSpice A/D操作介绍 149
7.3.1 PSpice A/D简介 149
7.3.2 PSpice A/D操作实例 150
7.4 PSpice电路描述语句 153
小结 159
习题 159
第8章 PSpice电路分析 161
8.1 直流分析 162
8.1.1 直流工作点分析 162
8.1.2 直流扫描分析 163
8.1.3 直流小信号传输函数计算 165
8.1.4 直流小信号灵敏度分析 167
8.2 交流分析 169
8.2.1 交流小信号分析 169
8.2.2 噪声分析 173
8.3 瞬态分析 175
8.3.1 时间扫描分析 175
8.3.2 傅里叶分析 176
8.4 通用参数扫描分析 179
8.5 统计分析 181
8.5.1 蒙特卡罗分析 181
8.5.2 最坏情况分析 184
8.6 温度分析 185
小结 187
习题 187
第3篇 数字电路EDA 191
第9章 电路硬件描述语言 193
9.1 电路硬件描述语言概述 194
9.1.1 VHDL的起源 194
9.1.2 VHDL概述 194
9.2 VHDL语言结构 197
9.2.1 VHDL模块模型 197
9.2.2 实体 197
9.2.3 结构体 199
9.2.4 设计库和程序包 199
9.2.5 配置 202
9.3 数据对象和数据类型 203
9.3.1 数据对象 203
9.3.2 数据类型 204
9.4 运算操作符 208
9.5 属性 210
9.6 VHDL描述语句 211
9.6.1 并行描述语句 212
9.6.2 顺序描述语句 221
9.6.3 子程序 228
小结 232
习题 232
第10章 可编程逻辑器件基础 236
10.1 可编程逻辑器件概述 237
10.1.1 PLD基本结构 238
10.1.2 PLD的分类 238
10.2 简单可编程逻辑器件 239
10.2.1 PROM 239
10.2.2 PLA 241
10.2.3 PAL 242
10.3 复杂可编程逻辑器件 243
10.3.1 CPLD的组成及内部结构 244
10.3.2 MAX 7000系列CPLD 245
10.3.3 MAXⅡ系列CPLD 248
10.4 现场可编程逻辑门阵列FPGA 252
10.4.1 FPGA的组成及内部结构 252
10.4.2 FPGA的分类 253
10.4.3 CYCLONE Ⅱ系列FPGA 255
10.4.4 FPGA器件选型 258
10.4.5 FPGA设计流程 259
10.5 CPLD与FPGA的比较 261
小结 262
习题 262
第11章 EDA工具——MAX＋Plus Ⅱ 264
11.1 EDA工具概述 265
11.2 MAX＋Plus Ⅱ概述 266
11.3 MAX＋Plus Ⅱ管理器窗口 267
11.4 MAX＋Plus Ⅱ编辑器 269
11.4.1 文本编辑器 269
11.4.2 图形编辑器 270
11.4.3 图元（符号）编辑器 271
11.4.4 波形编辑器 274
11.4.5 平面布置编辑器 275
11.5 MAX＋Plus Ⅱ软件模块 276
11.5.1 编译器模块 276
11.5.2 仿真器模块 277
11.5.3 延时分析器模块 278
11.6 基于MAX＋Plus Ⅱ的数字系统设计流程 278
11.7 简单逻辑电路设计实例 280
小结 290
习题 291
第4篇 实例篇 293
第12章 数字电路VHDL设计实例 294
12.1 组合逻辑电路VHDL设计 295
12.1.1 译码器设计 295
12.1.2 比较器设计 297
12.1.3 优先编码器设计 299
12.1.4 数据选择器设计 300
12.2 时序逻辑电路VHDL设计 302
12.2.1 R-S触发器设计 302
12.2.2 J-K触发器设计 303
12.2.3 计数器设计 305
12.2.4 移位寄存器设计 309
小结 310
习题 310
第13章 综合电路设计实例 312
13.1 电路系统设计总体流程 313
13.2 单片机控制板电路设计 314
13.2.1 总体分析 314
13.2.2 创建原理图符号 314
13.2.3 复位电路 319
13.2.4 时钟电路 319
13.2.5 串行接口电路 320
13.2.6 扬声器电路 320
13.3 ARM 7精简实验板电路设计 321
13.3.1 总体分析 322
13.3.2 创建原理图符号 322
13.3.3 时钟电路 325
13.3.4 复位电路 325
13.3.5 LED数码管电路 326
13.3.6 串行接口通信电路 326
13.3.7 存储模块24WC02电路 327
13.3.8 ARM 7实验板的电路连接 327
13.4 内存盘电路设计 328
13.4.1 总体分析 328
13.4.2 原理图符号设计 329
13.4.3 放置元件、布局、连线 330
13.4.4 U盘PCB电路板参数设置 333
13.4.5 网络表和封装载入 334
13.4.6 元件布局 334
13.4.7 U盘电路PCB布线 335
13.4.8 完善U盘电路PCB 336
13.5 基于CPLD的交通灯控制器设计 339
13.5.1 总体分析 339
13.5.2 时钟信号分频电路模块VHDL设计 340
13.5.3 主控制模块VHDL设计 341
13.5.4 提取十位及个位数模块VHDL设计 343
13.5.5 译码模块VHDL设计 344
小结 350
习题 350
参考文献 352