第1章 绪论 1
1.1 EDA技术的含义 1
1.2 EDA技术的发展历程 1
1.3 EDA技术的实现目标 2
1.4 硬件描述语言 4
1.5 基于EDA工具的开发流程 5
1.6 EDA的开发商和EDA工具软件 6
1.7 EDA的发展趋势 7
1.8 基于FPGA的SOPC技术 8
1.9 互联网上的EDA资源 9
习题 10
第2章 FPGA/CPLD基本原理与应用 11
2.1 可编程逻辑器件概述 11
2.1.1 PLD的发展进程 12
2.1.2 可编程逻辑器件的分类 13
2.2 基于乘积项的CPLD结构与工作原理 13
2.3 基于查找表（Look-Up-Table）的FPGA结构与工作原理 16
2.4 IP内核 18
2.5 FPGA/CPLD测试技术 19
2.6 FPGA/CPLD产品简介 21
2.7 CPLD和FPGA的编程与配置 23
2.7.1 利用ByteBlasterⅡ并口下载电缆进行配置 24
2.7.2 利用ByteBlasterMV并口下载电缆进行配置 28
2.7.3 利用MasterBIaster串行／USB通信电缆进行配置 31
2.7.4 利用BitBlaster串行下载电缆进行配置 32
2.7.5 利用FPGA的专用芯片进行配置 32
2.7.6 使用单片机配置FPGA 36
2.7.7 使用CPLD配置FPGA 38
习题 38
第3章 VHDL硬件描述语言 40
3.1 VHDL简介 40
3.1.1 VHDL的产生 40
3.1.2 VHDL的特点 41
3.2 VHDL程序结构 42
3.2.1 VHDL库 43
3.2.2 VHDL程序包 45
3.2.3 实体 46
3.2.4 结构体 48
3.2.5 配置 48
3.3 VHDL中的数据对象与数据类型 52
3.3.1 数据对象 52
3.3.2 数据类型 55
3.4 基本词法单元与操作符 62
3.4.1 VHDL中的词法单元包括注释、数字、字符、字符串和位串 62
3.4.2 VHDL中的操作符 64
3.5 VHDL基本语句 69
3.5.1 并行语句 70
3.5.2 顺序语句 79
3.6 VHDL与硬件电路的对应 87
3.6.1 组合逻辑电路的VHDL描述 87
3.6.2 时序逻辑电路的VHDL描述 95
3.7 有限状态机 102
3.7.1 一般状态机的设计 103
3.7.2 Moore型有限状态机的设计 106
3.7.3 Mealy型有限状态机的设计 113
3.7.4 状态编码及剩余状态处理 115
习题 119
第4章 QuartusⅡ功能及应用 120
4.1 基本设计流程 120
4.1.1 建立设计文件夹和编辑文件 121
4.1.2 创建工程 121
4.1.3 编译前设置 124
4.1.4 全程编译 126
4.1.5 时序仿真 127
4.1.6 应用RTL电路图观察器 130
4.1.7 引脚指配 131
4.1.8 配置文件下载 132
4.2 LPM宏功能模块与IP应用 133
4.2.1 宏功能模块概述 134
4.2.2 宏模块应用实例 136
4.2.3 IP核及使用方法 143
4.3 SignalTapⅡ逻辑分析仪使用方法 148
4.3.1 SignalTapⅡ使用基本流程 148
4.3.2 SignalTapⅡ触发信号的编辑 152
4.4 原理图输入设计方法 154
4.4.1 设计流程 154
4.4.2 应用宏模块的原理图设计 157
习题 161
第5章 电路设计与实训 163
5.1 基本电路设计与实训 163
5.2 竞赛电路设计与实训 214
第6章 GW48 EDA/SOPC系统 241
6.1 GW48系统主板结构与使用方法 241
6.2 实验电路系统结构图 246
6.3 超高速A/D、D/A板GW_ADDA说明 254
6.4 步进电机和直流电机使用说明 256
6.5 SOPC适配板使用说明 256
6.6 GWDVPB电子设计竞赛应用板使用说明 257
附录 GW48 EDA系统结构图信号名与芯片引脚对照表 261